|
目前，在嵌入式系統中，圖像采集可以采用模擬攝像頭、CCD圖像傳感器或CMOS數字圖像傳感器來(lái)實(shí)現。CMOS數字圖像傳感器由于其高性?xún)r(jià)比和直接輸出數字圖像數據而得到最為廣泛的應用。MT9V011就是一個(gè)這樣的CMOS數字圖像傳感器。本文將介紹MT9V011 CMOS數字圖像傳感器在一個(gè)低端ARM7處理器系統中的應用。 在低端嵌入式系統中增加圖像采集系統 實(shí)時(shí)圖像采集系統已經(jīng)廣泛應用于手機、PDA、實(shí)時(shí)監控系統等高端嵌入式系統中。在這類(lèi)系統中，處理器具有以下特點(diǎn)：具有較高的處理速度可以實(shí)時(shí)處理采集回來(lái)的大量圖像數據；具有較大的內存可以存放若干幀完整的圖像數據；具有豐富的外設接口可以比較容易地擴展大容量的存儲設備如CF卡、SD存儲卡等來(lái)備份一些圖像數據。然而在一些測控領(lǐng)域也需要采集圖像，以使管理人員能夠直觀(guān)地監控被測對象。由于被測量的變化比較緩慢，因此不需要實(shí)時(shí)采集圖像，每隔一段時(shí)間傳回監控中心一幅圖像就能滿(mǎn)足要求。在這類(lèi)系統中，處理器主要面向控制領(lǐng)域，它們的特點(diǎn)是內存比較小，處理速度比較慢，外設接口也不多。因此在這類(lèi)低端嵌入式系統中增加圖像采集功能要面臨處理器 處理能力有限和硬件資源受限制的問(wèn)題。 圖1 CMOS攝像頭芯片MT9V011工作時(shí)序 CMOS圖像傳感器MT9V011 基于創(chuàng )新的CMOS活躍像素技術(shù)，美光的超低功耗MT9V011圖像傳感器融合了VGA分辨率和CCD所不具備的很多優(yōu)越功能。它能以高達30fps的幀頻輸出高質(zhì)量的逐行掃描圖像，同時(shí)，與CCD產(chǎn)品相比，其電池壽命得到了大幅度延長(cháng)，因此成為手機、PDA和PC機USB攝像頭的理想選擇。MT9V011將多種相機功能(包括窗口化、行鏡像變換、左右和上下圖像翻轉、電子旋轉快門(mén)(ERS)、列鏡像變換)直接集成到芯片上，從而減少了CCD通常需要的額外組件，最大程度地縮小了產(chǎn)品尺寸和主板空間。其變量功能如可編程增益、幀頻和曝光控制等可以在默認模式下操作，也可由最終用戶(hù)通過(guò)一個(gè)簡(jiǎn)單的兩線(xiàn)I2C接口進(jìn)行編程實(shí)現。 MT9V011默認輸出的是一幅640×480像素的圖像。MT9V011芯片的工作時(shí)序如圖1所示。其中，LINE_VALID是行有效信號，PIXCLK是像素時(shí)鐘信號，DOUT9"DOUT0是10位的圖像數據，FRAME_VALID是幀有效信號。LINE_VALID有效期間共有640個(gè)PIXCLK時(shí)鐘周期，FRAME_VALID有效期間共有480個(gè)LINE_VALID有效信號。默認情況下圖像數據從第1行第1列開(kāi)始在PIXCLK信號的上升沿順序輸出。MT9V011輸出的圖像格式是RGB Bayer類(lèi)型。 系統設計方案 本圖像采集系統基于飛利浦的低端ARM7嵌入式微處理器LPC2104，CMOS攝像頭芯片采用美光公司的MT9V011。MT9V011的圖像輸出速率最大可達30fps，而LPC2104處理器的I/O口讀寫(xiě)速度遠遠不夠，循環(huán)將它的某一個(gè)I/O口置為高后,隨即置低，輸出的方波頻率也不超過(guò)4MHz。另外，傳輸圖像的數據量相對于資源有限的嵌入式系統來(lái)說(shuō)太大了，MT9V011默認情況下輸出一幅圖像的數據量大小為300KB，而LPC2104處理器的內存大小僅為16KB，而且沒(méi)有開(kāi)放存儲器擴展總線(xiàn)，在處理器外部擴展存儲器很不方便。其它的低端控制處理器如AVR單片機、MCS51單片機等都存在這樣的問(wèn)題，但是由于它們具有較高的性?xún)r(jià)比、開(kāi)發(fā)調試比較方便和能夠比較快速地組建應用系統，因此它們在許多領(lǐng)域都有廣泛的應用。 針對此類(lèi)處理器的一些資源和性能限制，可以采取一些輔助措施來(lái)解決。由于可編程邏輯器件具有處理速度快和能夠在線(xiàn)編程等諸多優(yōu)點(diǎn)，十分適合與此類(lèi)低端處理器相結合來(lái)解決一些純處理器系統無(wú)法解決的問(wèn)題。隨著(zhù)可編程邏輯器件技術(shù)的發(fā)展和相關(guān)技術(shù)的進(jìn)步，此類(lèi)系統得到了越來(lái)越廣泛的應用。本文就是采用這種方案來(lái)解決單一處理器無(wú)法完成圖像采集的問(wèn)題。具體方案是由一片可編程邏輯器件來(lái)與MT9V011接口，控制圖像數據緩存到一片SRAM中，然后通知處理器讀取數據。這樣就同時(shí)解決了處理器I/O傳輸速度慢和內存不足兩個(gè)問(wèn)題，能夠組建系統，完成圖像采集功能。圖像采集系統框圖如圖2所示。系統由四大部分組成：CMOS攝像頭電路、攝像緩存控制邏輯電路、SRAM存儲器和32位嵌入式系統總線(xiàn)接口。系統攝像緩存控制邏輯電路由CPLD EPM7128S實(shí)現。 圖2 嵌入式圖像采集系統框圖 CPLD控制邏輯設計 因為受到I/O傳輸速率和內存的限制，系統主處理器LPC2104無(wú)法完成采集圖像并存儲的功能。因而，只能借助于在系統中擴展1片CPLD來(lái)協(xié)作完成系統功能。由CPLD片內的控制邏輯電路完成讀取圖像數據并緩存到SRAM中的功能。因為系統不是實(shí)時(shí)圖像采集與處理，可以改變輸入時(shí)鐘，來(lái)降低CMOS數字圖像傳感器輸出圖像的速率。系統中CPLD的時(shí)鐘采用40MHz，將經(jīng)過(guò)10分頻后的時(shí)鐘作為CMOS圖像傳感器的時(shí)鐘。這樣降低了圖像輸出的速率，減輕了處理器進(jìn)行圖像數據處理的負擔，使處理器有空閑時(shí)間進(jìn)行其它控制操作。由于CPLD要讀取CMOS圖像傳感器輸出的圖像數據并緩存到SRAM中，因此CPLD的片內邏輯主要是根據圖像傳感器輸出圖像數據的時(shí)序和SRAM的讀寫(xiě)時(shí)序來(lái)編寫(xiě)。CPLD片內的控制邏輯電路主要由Verilog語(yǔ)言編寫(xiě)的狀態(tài)機實(shí)現。另外還有一些附加的門(mén)電路、多路選擇器和加法器，它們和狀態(tài)機共同組成了系統的攝像頭緩存控制邏輯電路。CPLD控制邏輯流程圖如圖3所示。 圖3 CPLD控制邏輯流程圖 功能驗證 為了驗證系統的圖像采集功能，需要對CPLD緩存的數據進(jìn)行處理及顯示。由于PC機具有豐富的軟硬件資源，因此本文利用PC機來(lái)顯示圖像，驗證圖像采集功能的正確性。具體方法是：系統主處理器LPC2104讀取SRAM中的圖像數據并通過(guò)串口 傳送給PC機，在PC機上編寫(xiě)軟件接收數據并做簡(jiǎn)單的處理就可以在PC機屏幕上顯示出圖像，從而能夠驗證系統的功能。 結語(yǔ) 本文通過(guò)在一個(gè)低端的嵌入式處理器系統中添加CMOS數字圖像傳感器，并編寫(xiě)硬件描述語(yǔ)言程序、嵌入式處理器程序，實(shí)現了采集圖像的功能。文中給出了一個(gè)在低端嵌入式系統中增加圖像采集功能的實(shí)現方案，該方案具有性?xún)r(jià)比高，通用性強等優(yōu)點(diǎn)，可廣泛應用于各種基于低端嵌入式處理器的監控系統中，使監控管理人員可以直觀(guān)地了解被監控的對象。該方案還可以進(jìn)一步實(shí)現許多擴展功能，如圖像對比和圖像識別等。 |
