|
隨著(zhù)DSP(數字信號處理器)的廣泛應用，基于DSP的高速信號處理PCB板的設計顯得尤為重要。在一個(gè)DSP系統中，DSP微處理器的工作頻率可高達數百MHz，其復位線(xiàn)、中斷線(xiàn)和控制線(xiàn)、集成電路開(kāi)關(guān)、高精度A／D轉換電路，以及含有微弱模擬信號的電路都非常容易受到干擾；所以設計開(kāi)發(fā)一個(gè)穩定的、可靠的DSP系統，抗干擾設計非常重要。 干擾即干擾能量使接收器處在不希望的狀態(tài)。干擾的產(chǎn)生分兩種：直接的(通過(guò)導體、公共阻抗耦合等)和間接的(通過(guò)串擾或輻射耦合)。很多電器發(fā)射源，如光照、電機和日光燈都可以引起干擾，而電磁干擾EMI能產(chǎn)生影響有3個(gè)必需的途徑，即干擾源、傳播途徑和干擾受體，只需要切斷其中的一個(gè)就可以解決電磁干擾問(wèn)題。 1 DSP系統的干擾產(chǎn)生分析 為了做出一個(gè)穩定可靠的DSP系統，必須從各個(gè)方面來(lái)消除干擾，即使不能完全消除，也要盡量減少到最小。對于DSP系統而言，主要干擾來(lái)自于以下幾個(gè)方面： ①輸入輸出通道干擾。指干擾通過(guò)前向通道和后向通道進(jìn)入系統，如DSP系統的數據采集環(huán)節，干擾通過(guò)傳感器迭加到信號上，使數據采集的誤差增大。在輸出環(huán)節，干擾可以將輸出的數據誤差增大，甚至完全錯誤，造成系統崩潰�？梢院侠砝霉怦钇骷䴗p小輸入輸出通道干擾，對于傳感器和DSP主系統的干擾可利用電氣隔離來(lái)陽(yáng)檔千擾講入。 ②電源系統的干擾。整個(gè)DSP系統的主要干擾源。電源在向系統提供電能的同時(shí)也將其噪聲加到供電的電源上，必須在電源芯片電路設計時(shí)對電源線(xiàn)進(jìn)行退耦。 ③空間輻射耦合干擾。經(jīng)過(guò)輻射的耦合通常稱(chēng)為串擾。串擾發(fā)生在電流流經(jīng)導線(xiàn)時(shí)產(chǎn)生的電磁場(chǎng)，而電磁場(chǎng)在鄰近的導線(xiàn)中感應瞬態(tài)電流，造成臨近的信號失真，甚至錯誤。串擾的強度取決于器件、導線(xiàn)的幾何尺寸及相隔距離。在DSP布線(xiàn)時(shí)，信號線(xiàn)間距越大，距離地線(xiàn)越近，就越可以有效地減小串擾。 2 針對產(chǎn)生干擾的原因設計PCB 下面給出如何在DSP系統的PCB制作過(guò)程中減小各種干擾的方法。 2.1 多層板的層疊式設計 DSP高速數字電路中，為了提高信號質(zhì)量，降低布線(xiàn)難度，增加系統的EMC，一般采用多層板的層疊式設計。層疊式設計可以提供最短的回流路徑，減小耦合面積，抑制差模干擾。在層疊式設計中，分配專(zhuān)門(mén)的電源層和地層，并且地層和電源層緊耦合對抑制共模干擾有好處(利用相鄰的平面降低電源平面交流阻抗)。以圖1所示的4層板為例來(lái)說(shuō)明層疊式的設計方案。 采用這種4層PCB設計的結構有很多優(yōu)點(diǎn)。在頂層(top層)下面有一層電源層，元器件的電源引腳可以直接接到電源，不用穿過(guò)地平面。關(guān)鍵的信號選布在底層(bottorn層)，使重要的信號走線(xiàn)空間更大，器件盡量放在同一層面上。若沒(méi)有必要，不要做2層零件的板子，這樣會(huì )增加裝配時(shí)間和裝配復雜度。如top層，只有當top層組件過(guò)密時(shí)，才將高度有限并且發(fā)熱量小的器件，像退耦電容(貼片)放在bottom層。對于DSP系統可能有大量的線(xiàn)要布，采用層疊式設計，可以在內層走線(xiàn)。如果按照傳統的通孔會(huì )浪費很多寶貴的走線(xiàn)空間，可以利用盲埋孔(blind／buried via)來(lái)增加走線(xiàn)面積。 2.2 布局設計 為了使DSP系統獲得最佳性能，元器件的布局是非常重要的。首先放置DSP、Flash、SRAM和CPLD器件，這耍慎重考慮走線(xiàn)空間，然后按功能獨立原則放置其他IC，最后考慮I／O口的放置。結合以上布局再考慮PCB的尺寸：若尺寸過(guò)大，會(huì )使印制線(xiàn)條太長(cháng)，阻抗增加，抗噪聲能力下降，制板費用也會(huì )增加；如果PCB太小，則散熱不好，而且空間有限，鄰近的線(xiàn)條容易受到干擾。所以要根據實(shí)際需要選擇器件，結合走線(xiàn)空間，大體上算出PCB的大小。在對DSP系統布局時(shí)，以下器件的擺放位置要特別注意。 (1) 高速信號布局 在整個(gè)DSP系統中,DSP與Flash、SRAM之間是主要的高速數字信號線(xiàn)，所以器件之間的距離要盡量近，其連線(xiàn)盡可能短，并且直接連接。因此，為了減小傳輸線(xiàn)對信號質(zhì)量的影響，高速信號走線(xiàn)應盡量短。還要考慮到很多速度達到幾百MHz的DSP芯片，需要做蛇型繞線(xiàn)(delay tune)。這在下面布線(xiàn)中將重點(diǎn)闡述。 (2) 數模器件布局 在DSP系統中大多不是單一的功能電路，大量應用了CM0S的數字器件和數字模擬混合器件，所以要將數／模分開(kāi)布局。模擬信號器件盡量集中，使模擬地能夠在整個(gè)數字地中間畫(huà)出一個(gè)獨立的屬于模擬信號的區域，避免數字信號對模擬信號的干擾。對于一些數�；旌掀骷�，如D／A轉換器，傳統上將其看作模擬器件，把它放在模擬地上，并且給其提供一個(gè)數字回路，讓數字噪聲反饋回信號源，減小數字噪聲對模擬地的影響。 (3) 時(shí)鐘的布局 對于時(shí)鐘、片選和總線(xiàn)信號，應盡量遠離I／O線(xiàn)和接插件。DSP系統的時(shí)鐘輸入，很容易受到干擾，對它的處理非常關(guān)鍵。要始終保證時(shí)鐘產(chǎn)生器盡量靠近DSP芯片，使時(shí)鐘線(xiàn)盡量短。時(shí)鐘晶體振蕩器的外殼最好接地。 (4)退耦布局 為了減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，對集成電路芯片加退耦電容，這樣可以有效地去除電源上毛刺的影響，并減少在PCB上的電源環(huán)路反射。加退耦電容可以旁路掉集成電路器件的高頻噪聲，還可以作為儲能電容，提供和吸收集成電路開(kāi)關(guān)門(mén)瞬間的充放電能。 在DSP系統中，對各個(gè)集成電路安放退耦電容，像DSP、SRAM、Flash等，在芯片的每個(gè)電源和地之間添加，而且要特別注意，退耦電容要盡量靠近電源提供端(source)和IC的零件腳(pin)。保證從電源提供端(sotlrce端)和進(jìn)入IC的電流的純凈，并且盡量能讓噪音的路徑縮短。如圖2所示，處理電容時(shí)，使用大的過(guò)孔或多個(gè)過(guò)孔，且過(guò)孔到電容間的連線(xiàn)應盡量短、粗。2個(gè)過(guò)孔距離遠時(shí)，因為路徑太大，不好；最好的就是退耦電容的2個(gè)過(guò)孔越近越好，可以使噪聲以最短路徑到地。 另外在電源輸入端或電池供電的地方加上高頻電容是非常有利的。一般情況下，對退耦電容的取值不是很?chē)栏�，一般按C=l／，計算，即頻率為10 MHz時(shí)取0．1μF的電容。 (5) 電源的布局 在進(jìn)行DSP系統開(kāi)發(fā)時(shí)，電源需要慎重考慮。因為一些電源芯片發(fā)熱量很大，應優(yōu)先安排在利于散熱的位置，要與其他元器件隔開(kāi)一定距離�？梢岳眉由崞蛟谄骷旅驿併~來(lái)進(jìn)行散熱處理。注意在開(kāi)發(fā)板底層不要放置發(fā)熱組件。 (6) 其他注意 對于DSP系統其他組件的布局應該盡量考慮到焊接方便、調試方便和美觀(guān)等要求。如對電位器、可調電感線(xiàn)圈、可變電容器、撥碼開(kāi)關(guān)等可調器件要結合整體結構放置。對于超過(guò)15 g的器件要加固定支架再焊接，特別注意要留出PCB的定位孔及固定支架所占用的位置。PCB邊緣的元器件離PCB板邊距離一般不要小于2 mm，PCB最好為矩形，長(cháng)寬比為3：2或4;3。 2.3布線(xiàn)設計 在綜合考慮到增加DSP系統抗干擾性，增強EMC能力進(jìn)行布局后，布線(xiàn)也要有一些措施和技巧。 (1) DSP的布線(xiàn) 布線(xiàn)大體上是從核心器件開(kāi)始，并以其為中心展開(kāi)。對于DSP這種PQFP(Plastic Quad FIat Pack)或BGA(BaIl Grid Arrayr)封裝的器件，如圖3所示，應先根據SRAM、Flash和CPLD的布局位置大體判斷出走線(xiàn)方向，對引腳進(jìn)行扇出(fanout)操作。特別是對于QFP&BGA類(lèi)型的器件，扇出就顯得尤其重要。在布線(xiàn)開(kāi)始之初，就先把BGA類(lèi)型器件的引腳作扇出，可以為后面的布線(xiàn)節省時(shí)間，并可以提高布線(xiàn)的質(zhì)量和效率。在布線(xiàn)時(shí)，合理利用EDA工具的特點(diǎn)，比如power PCB的dynamicc rou-ting，可以最優(yōu)計劃空間。用dynamic的時(shí)候，這個(gè)功能會(huì )自動(dòng)讓線(xiàn)與線(xiàn)之間的空間保持在規則里面，不浪費空間，減少后續修改，提高布線(xiàn)的質(zhì)量和效率。 對于高速DSP還要注意串擾及蛇行(delay tune)走線(xiàn)處理。蛇行走線(xiàn)處理，如圖4所示，可以保證信號的完整性，還要保證高速信號參考平面的連續性。在需要作平面分割的時(shí)候，一定注意不要讓高速線(xiàn)跨不連續的平面；非要跨，就加跨平面的電容，如圖5所示。 當信號線(xiàn)(trace)間隔3倍信號線(xiàn)寬時(shí)，信號間相互串擾(coupling)的幾率只有25％左右，這樣就可以達到抗電磁干擾(EMI)的要求。所以，像CLK和SRAM這些高速信號線(xiàn)，切記與它旁邊的信號線(xiàn)遠離3倍寬以上，調等長(cháng)時(shí)，即蛇型走線(xiàn)，線(xiàn)與線(xiàn)的寬度也要3倍信號線(xiàn)寬以上，包括對于其本身的信號線(xiàn)也要3倍信號線(xiàn)寬。如圖6所示，線(xiàn)寬5 mil*，繞線(xiàn)本身內部的距離是15mil，大于等于3倍的線(xiàn)寬。 (2) 時(shí)鐘的布線(xiàn) 對于時(shí)鐘信號，要使其對于其他信號的走線(xiàn)距離盡量大，保證在4倍線(xiàn)寬以上的距離，并且在時(shí)鐘(零件)的下面不要走線(xiàn)；對于模擬電壓輸入線(xiàn)，參考電壓端和I／0信號線(xiàn)盡量遠離時(shí)鐘。 (3) 對系統電源的處理 電源是系統中最重要的部分。在PCB的層疊設計中分配了單獨的電源層，但由于一個(gè)DSP系統有多種數字和模擬器件，這樣所用到的電源也有多種，所以對電源層進(jìn)行了分割，使相同電源特性的器件分割在同一區域內，可就近連接到電源層。但要特別注意，進(jìn)行分割的時(shí)候要注意使參考電源平面的信號連續。經(jīng)過(guò)實(shí)驗證明，40 mil的線(xiàn)寬，可以通過(guò)的電流能保證有l A；對于過(guò)孑L，鉆徑為16 mil的可以通過(guò)1 A的電流，所以對于DSP系統，電源線(xiàn)大于20 mil即可。對于電源線(xiàn)上的電磁輻射防護要注意以下幾點(diǎn)： ◆用旁路電容限制電路板上交流電流的泄漏； ◆在電源線(xiàn)上串接共模扼流圈(common modechoke)，以抑制流經(jīng)線(xiàn)中的共模電流； ◆布線(xiàn)靠近，減小磁輻射面積。 (4) 對接地的處理 在所有的EMC問(wèn)題中，主要問(wèn)題都是不適當的接地而引起的。地線(xiàn)處理的好壞直接影響系統的穩定可靠。接地有以下作用： ◇降低輸出線(xiàn)上的共模電壓VCM； ◇減小對靜電(ESD)的敏感； ◇減小電磁輻射。 高頻數字電路和低頻模擬電路的地回路絕對不能混合，必須將數／模地分開(kāi)，因為數字電路高低電位切換時(shí)會(huì )在電源和地產(chǎn)生噪聲；若地平面不分開(kāi)，模擬信號依然會(huì )被地噪聲干擾。所以對高頻信號應采用多點(diǎn)串聯(lián)接地，盡量加粗縮短地線(xiàn)，這樣除減小壓降外，更重要的是降低耦合噪聲。但對于一個(gè)系統而言，無(wú)論怎樣分，最終的大地只有一個(gè)，只是瀉放途徑不同而已，所以最后通過(guò)磁珠或0 n電阻，將數字地和模擬地連在一起來(lái)消除混合信號的干擾。 地平面分割時(shí)，必須保證參考平面的連續性。像數／模共存的PCB板，若模擬信號線(xiàn)走的距離比較遠，應盡量使其參考回流路徑也是模擬地。這意味著(zhù)在地層要沿模擬信號的路徑割一個(gè)模擬地，使其參考模擬地，保證其參考平面的連續性。 (5) 其他注意事項 ①在布線(xiàn)時(shí)，導線(xiàn)的拐角處一般不要走成90°折線(xiàn)，以減小高頻信號對外的發(fā)射耦合。 ②對PCB鋪銅時(shí)，盡量避免使用大面積銅箔，否則經(jīng)過(guò)長(cháng)時(shí)間受熱，易發(fā)生銅箔脫落現象；必須用大面積銅箔的時(shí)候可以用柵格替代，這樣有利于排除銅箔與基板之間粘合劑受熱產(chǎn)生揮發(fā)性氣體。在貫穿的零件腳上(DIPPIN)鋪的銅箔最好也用熱焊盤(pán)(thermal)處理；應避免虛焊，提高良品率，如圖7所示。 ③輸入與輸出的邊線(xiàn)應避免相臨平行，以避免產(chǎn)生反射干擾；必要時(shí)加地線(xiàn)隔離。兩相鄰層的布線(xiàn)要互相垂直，平行容易產(chǎn)生耦合。 ④對于I／0，最好能夠把各自參考平面的不同區域分割開(kāi)，使不同的I／O信號不會(huì )相互之間干擾，如圖8所示。 結 語(yǔ) 本文先通過(guò)對DSP系統所受到的干擾進(jìn)行分析，找出可能產(chǎn)生干擾的主要原因，然后針對各種原因，利用PCB板的層疊式設計、器件布局以及詳細的布線(xiàn)方法，從各個(gè)方面將DSP系統可能產(chǎn)生的干擾減到最小。文中各種減小干擾的方法已經(jīng)應用于實(shí)際的DSP系統的開(kāi)發(fā)(TI公司的DSP芯片TMS320LF2407)，其效果良好。 |
