|
作者：曹旭榮，方延奮，王業(yè)清 (愛(ài)德萬(wàn)測試（中國）管理有限公司，上海201203) 摘要：隨著(zhù)SerDes芯片集成度，復雜度，傳輸速率的不斷提高，傳統的自動(dòng)化測試系統已經(jīng)無(wú)法滿(mǎn)足SerDes測試速率需求。為解決該測試難題，通過(guò)Nautilus UDI方案的導入，成功得實(shí)現了32 Gbps SerDes在93000平臺上量產(chǎn)測試。本文將介紹Nautilus UDI方案是如何實(shí)現高速SerDes測試的,包括UDI結構,輸入時(shí)鐘設計，Load board設計，socket選型等多個(gè)測試環(huán)節。 0 引言 隨著(zhù)信息通信技術(shù)的發(fā)展，對數據傳輸的速率、效率要求越來(lái)越高，傳統并行接口的速度已經(jīng)達到一個(gè)瓶頸，速度更快的串行接口是技術(shù)發(fā)展趨勢。于是原本用于光纖通信的SerDes技術(shù)成為了高速串行接口的主流。 SerDes自動(dòng)化測試受制于測試系統傳輸速率限制及硬件設計，導致SerDes測試遠遠落后SerDes芯片的發(fā)展。愛(ài)德萬(wàn)經(jīng)過(guò)多年的研發(fā)及高速I(mǎi)O測試經(jīng)驗的積累，基于93000平臺研發(fā)出了一套完善的,最高速率支持到32.8 Gbps測試方案（Nautilus UDI），彌補了16G-32.8 Gbps SERDES高速I(mǎi)O自動(dòng)化測試的空白。如圖1：93000平臺提供了支持最高速率速率為9 Gbps, 16 Gbps, 32.8 Gbps多種傳速速率SerDes測試方案。 
圖1：93000 0-32G傳速速率測試方案 1 SerDes SerDes是英文Serialize (串行器)/De-Serialize (解串器) 的簡(jiǎn)稱(chēng)。它是一種主流的時(shí)分多路復用(TDM)、點(diǎn)對點(diǎn)(P2P)的串行通信技術(shù)。即在發(fā)送端多路低速并行信號被轉換成高速串行信號，經(jīng)過(guò)傳輸媒體(光纜或銅線(xiàn))，最后在接收端高速串行信號重新轉換成低速并行信號[1]。日常見(jiàn)到的消費類(lèi)電子產(chǎn)品中的PCIE、SATA等接口即是SerDes技術(shù)的應用案例。 SerDes主要由PLL組成時(shí)鐘模塊, 控制模塊，發(fā)射器和接收器組成（如圖2所示）。為了解決測試難題及降低測試成本，如今的SerDes還添加了偽隨機碼（PRBS）產(chǎn)生器, 偽隨機碼（PRBS）檢驗器和環(huán)回路徑等模塊輔助測試。
圖2：SerDes結構 2 SerDes測試 SerDes測試主要分BIST測試和high speed I/O測試。BIST測試主要依賴(lài)于芯片內部的測試模塊，測試芯片功能是否正常，其主要特點(diǎn)是測試效率高，成本低，對load board等硬件制作要求低，但無(wú)法測試芯片的特性，測試覆蓋率相對較低，并且無(wú)法失效定位。而High speed I/O測試基本可以滿(mǎn)足所有SerDes測試需求，測試覆蓋率高，但是對于硬件制作要求高，測試成本高。 SerDes High speed I/O 依據測試模塊可分成接收器測試和發(fā)送器測試兩大部分。接收器性能指標主要有：靈敏度測試，抖動(dòng)容忍度測試，skew測試，阻抗測試等。發(fā)送器性能指標主要有：輸出幅度測試，眼高，眼寬測試，上升下降時(shí)間測試，抖動(dòng)測試（TJ，RJ/DJ）,眼圖測試，共模電壓測試，skew測試，阻抗測試等[2]。 3 Nautilus UDI方案 Nautilus UDI（下面我們簡(jiǎn)稱(chēng)UDI）方案如圖3所示，93000發(fā)送4路8 Gbps信號至UDI，經(jīng)UDI內部MUX合成成1路32 Gbps信號至芯片，結合芯片內部偽隨機碼檢驗器實(shí)現接收器測試。芯片內部發(fā)射器發(fā)送32 Gbps 信號，通過(guò)DEMUX分解成4路8 Gbps信號后，被93000采樣測試分析，實(shí)現了發(fā)射器測試。借助芯片parallel loop back模型[3]，在實(shí)際的量產(chǎn)中我們通常以環(huán)回眼圖測試來(lái)覆蓋接收器和發(fā)送器。UDI測試速率為16G~32.8 Gbps (未來(lái)最高速率可達64 Gbps) ，能夠支持最多16組接收器和發(fā)射器測試。
圖3：UDI測試方案模型 3．1 Nautilus UDI工作原理 UDI主要由MUX和DEMUX 2部分電路組成。MUX內置1個(gè)4：1多路復用器（如圖4所示），通過(guò)RX_CLK（4 Ghz）x2倍頻時(shí)鐘控制第一級2：1復用器，實(shí)現AC, BD合成，經(jīng)過(guò)X4倍頻時(shí)鐘控制第二級2：1復用器后轉換成ABCD。再通過(guò)一個(gè)輸出幅度（0～1200mV）可調的放大器及10db衰減器作為輸出(0~260mV)，滿(mǎn)足了測試接收器靈敏度功能及精度需求。RX_CLK除了提供復用器觸發(fā)時(shí)鐘外，通過(guò)在RX_CLK上增加抖動(dòng)的方式來(lái)實(shí)現在輸出信號上添加抖動(dòng)，從而達到測試接收器容忍度的目的。DEMUX結構和MUX近似，內置1個(gè)1：4多路解復用器，并且在DEMUX前增加了一個(gè)無(wú)源的均衡器，使因路徑插損造成畸變的信號更平坦，降低因路徑造成的碼間干擾。
圖4：MUX和DEMUX結構 3．2芯片輸入時(shí)鐘 SerDes對于參考時(shí)鐘有較高的要求，輸入時(shí)鐘的RJ會(huì )被SerDes混入，導致測試不穩定，無(wú)法測試出芯片真正的Jitter, 因此需要使用高精度時(shí)鐘模塊。使用PSSL板卡的通道作為參考時(shí)鐘，其RJ為1ps, 由于RJ過(guò)大導致芯片內眼圖散點(diǎn)太多如圖5所示，測試不穩定。為此我們選用了一個(gè)標準化模塊Jitter Attenuator Module（簡(jiǎn)稱(chēng)JAM），通過(guò)A93000對其可編程控制，實(shí)現了不同頻率時(shí)鐘輸入降噪處理，經(jīng)過(guò)JAM后，時(shí)鐘的RJ被降低到了233fs（如圖6），掃描的眼圖沒(méi)有散點(diǎn)（如圖7），保證了測試穩定性。
圖5:RJ=1ps系統時(shí)鐘條件下，PLB眼圖
圖6: JAM輸出時(shí)鐘相位噪聲指標
圖7: 使用JAM作系統時(shí)鐘PLB眼圖 3.3 Load Board 設計 SerDes高速I(mǎi)O接口測試，對發(fā)射和接收管腳外圍電路的信號完整性要求是很高的，稍有不慎，就會(huì )導致測試結果出現巨大誤差。對于SI規則我們提出了以下幾點(diǎn)： 1） 對于TX,RX全鏈路（包含過(guò)孔）的TDR要求是單端阻抗50Ω±5Ω,差分阻抗要求100Ω±10Ω。 2） 需要考慮封裝因素，做到以lane間的衰減相等代替原先只考慮Load board的走線(xiàn)的等長(cháng)。 3） 對于Load Board的材質(zhì)，盡量使用介電常數小的材質(zhì)，如Roger,Megtron6,Necole等，介電常數越小，線(xiàn)損衰減也越小[4]。 4） 全鏈路采用高速布線(xiàn)的要求（線(xiàn)寬，間距需滿(mǎn)足一定比例，信號包地處理等）。 5） Load board設計完成之后必須使用“3D”仿真，以滿(mǎn)足S21>-3db@15GHz;S21>-6db@30GHz的要求。 3.4 Socket選擇 Socket也是測試過(guò)中比較重要的部分，主要有pogo pin和導電膠2種材質(zhì)，Pogo pin的socket耐用性好，高低溫差異不大，適合量產(chǎn)使用。導電膠 socket 由于加工工藝特性，信號衰減小，適合高頻測試，但是由于其不耐磨，無(wú)法滿(mǎn)足大批量生產(chǎn)的需要，所以只適合特性測試。 4測試結果 應用UDI的方案我們對32 Gbps SerDes芯片進(jìn)行了PRBS15 Loopback測試，UDI測試的眼寬眼高分別為19ps,270mV(圖9)，和DCA量測結果(圖9)基本保持一致。
圖8：UDI眼圖SHMOO掃描
圖9：DCA 實(shí)測結果 5 結論 Nautilus UDI方案提供是一套實(shí)現高速I(mǎi)/O接口特性測試及量產(chǎn)測試自動(dòng)化的完善方案，一經(jīng)推出即得到許多國內外客戶(hù)的認可，并且與國內某知名半導體公司合作，實(shí)現了多個(gè)25～32G Bps SerDes芯片的穩定量產(chǎn)，相信未來(lái)能夠幫助更多還在為高速SerDes測試而困擾的客戶(hù)解決高速I(mǎi)/0測試這個(gè)難題。 參考文獻： [1] SERDES 百度文庫．201-07-17[引用日期2016-12-26] [2] 劉瀟驍,SerDes電路的可測性集成設計與機臺測試，《國防科學(xué)技術(shù)大學(xué)》, 2013 [3] D. Keezer, D. Minier, P. Ducharme and A. Majid, “An Electronic Module for 12.8 Gbps Multiplexing and Loopback Test,” IEEE International Test Conference 2008. [4] Eric Bogatin. Signal and Power Integrity - Simplified, Second Edition. Upper Saddle River, New Jersey: Prentice Hall. 2009. ISBN 978-0-13-234979-6. |
