|
現在流行的串行時(shí)鐘芯片很多，如DS1302、DS1307、PCF8485等。這些芯片接口簡(jiǎn)單、價(jià)格低廉、使用方便，被廣泛地采用，但這些芯片都存在時(shí)鐘精度不高，易受環(huán)境影響，出現時(shí)鐘混亂等缺點(diǎn)。本文介紹一種EPSON公司最新推出的RTC-4553時(shí)鐘芯片。該芯片采用內置晶振和獨特的數據方法，大大提高了時(shí)鐘精度和可靠性。RTC-4553配有串行通信接口，另有30%26;#215;4bit SRAM，有2000～2099的百年日歷，采用14腳SOP封裝，電池耗電2μA，時(shí)鐘誤差<3 min/年且無(wú)需調整，是儀器儀表高精度時(shí)鐘的理想芯片。 1 內部結構及引腳 串行時(shí)鐘芯片的內部結構如圖1所示。它包含I/O控制器、移位寄存器、命令及邏輯控制器，表態(tài)RAM、實(shí)時(shí)時(shí)鐘、計數器、晶振等部分。 圖2為RTC-4553的引腳圖。CS0為片選腳，低電平選中；WR為讀寫(xiě)使能口，高為讀，低為寫(xiě)；L1～L5為工廠(chǎng)出廠(chǎng)調整精度和測試用，使用中懸空； CS1為芯片掉電檢查口，可直接與系統電源連接，芯片測到該口為低時(shí)，自動(dòng)進(jìn)入低功耗狀態(tài)；SCK為時(shí)鐘口，SIN為數據輸入口，SOUT為數據輸出口。另外，芯片還有1個(gè)時(shí)鐘信號輸出口TPOUT，該口可輸出1024Hz或1/10Hz的信號，以供檢測芯片的時(shí)鐘精度所用。 2 功能及控制 2.1 寄存器 RTC-4553共有46%26;#215;4bit寄存器。這些寄存器分3頁(yè)，第1頁(yè)共16個(gè)，分別為時(shí)鐘寄存器和控制寄存器，如表1所列，用來(lái)存放秒、分、時(shí)、日、月、年、星期和3個(gè)特殊寄存器；第2頁(yè)、第3頁(yè)各有15個(gè)，共30個(gè)SRAM寄存器，頁(yè)面的選擇通過(guò)操作控制寄存器3的MS1、MS0位來(lái)實(shí)現。 2.2 數據讀出 在片選擇中芯片，WR置高時(shí)，芯片處于讀出狀態(tài)，隨著(zhù)SCK腳上的時(shí)鐘變化，內部寄存器的數據將出現在SOUT腳上。輸入需要8個(gè)時(shí)鐘，4個(gè)用來(lái)輸入地址；輸出數據也需要8個(gè)時(shí)鐘，包括4個(gè)地址位4個(gè)數據位。數據在SCK上升沿輸入，在下降沿輸出。寄存器的地址由SIN腳輸入，頁(yè)面由MS0、MS1決定。圖3為讀時(shí)序圖。 2.3 數據寫(xiě)入 RTC-4553采用特殊的寫(xiě)指令，對第0頁(yè)的0D～0FH及第1頁(yè)、第2頁(yè)的寄存器的操作采用常規寫(xiě)法，地址后面的數據將原樣寫(xiě)入寄存器中，而對時(shí)間寄存器寫(xiě)操作指令只能將內部的內容加1，并自動(dòng)完成轉換。圖4為時(shí)間寄存器寫(xiě)時(shí)序。芯片這種獨特的設計，防止了時(shí)鐘區數據被意外干擾出現非法數據的可能，這正是該芯片高可靠性的原因所在。 3 應用 RTC-4553采用串行通信，與單片機接口簡(jiǎn)單，在設計中RAM區可放置少量的停電后系統需要保存的數據。CS1也可與單片機的掉電檢測口相連，以便能迅速進(jìn)入低功耗狀態(tài)。圖5以PIC單片機為例，給出連接圖。 按圖5給出單字節的讀程序： 入口：FDE的低4位存放讀地址，W的低4位存放讀地址 BSF RA，WR ；讀狀態(tài) BCF RA，CS0 ；選芯片 MOVLW 8 MOVWF Count ;準備發(fā)8位 LOOP：BCF RA，SCK ；SCK低電平 BCF RA，SIN BTFSS FDE，0 ；FDE的0位為1 ；則SIN口為1 GOTO LLL ；否則SIN口輸出0 BSF RA，SIN LLL： RRF FDE，1 ；FDE右移，準備發(fā)下一位 BSF RA，SCK ；SCK高電平 DECFS2 Count GOTO LOOP ；讀指令發(fā)完 MOVLW 8 ；準備接收數據 MOVWF Count LOOP1： BCF RA，SCK NOP BSF RA，SCK RRF W，0 BCF W，0 BTFSS RA，Sout ；讀判斷 GOTO LLL1 BSF W，0 LLL1： DECFS2 Count GOTO LOOP1 BCF RA，CS0 ；結束，關(guān)芯片 |
