明德?lián)PFPGA設計技巧《至簡(jiǎn)設計法》資料匯總

pork7894

1.基于至簡(jiǎn)設計法的數字時(shí)鐘設計

數字時(shí)鐘是常見(jiàn)的畢業(yè)設計題目，看看如何使用至簡(jiǎn)設計法來(lái)設計數字時(shí)鐘。

資料：文檔及代碼  博客  視頻

2.至簡(jiǎn)設計法中的四段式狀態(tài)機

現在流行的狀態(tài)機設計，一般可分為一段式、兩段式和三段式，然而我們明德?lián)P卻發(fā)明了四段式狀態(tài)機，并制定了一些規則，從此設計再不用胡思亂想，套用模板，填好關(guān)鍵信號就完成了，簡(jiǎn)單又不會(huì )出錯！

資料：文檔及代碼  博客  視頻

3.一份實(shí)現矩陣鍵盤(pán)的verilog代碼 可直接使用

明德?lián)P分享的紅外接收工程，該工程甚至至簡(jiǎn)設計法實(shí)現，已經(jīng)在板子上親測可用。需要該功能的，添加verilog文件就可以使用了。

資料：文檔及代碼  博客

4.明德?lián)P時(shí)序約束系列視頻---FPGA 輸入延時(shí)約束的方法

明德?lián)P時(shí)序約束系列視頻-輸入延時(shí)的設置過(guò)程。該視頻拋棄復雜的理論，按照工程實(shí)際情況，分析各種情況，只要選擇正確情況然后約束即可。

資料：視頻  博客

5.FPGA 查找和定位問(wèn)題的技巧

FPGA出錯是非常正常的，出錯不可怕，可怕的是不知道怎么去找錯誤。本視頻就教授如何去查找和定位錯誤，自己能就找到問(wèn)題。

資料：視頻  博客