|
隨著(zhù)系統級芯片技術(shù)的出現，設計規模正變得越來(lái)越大，因而變得非常復雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔當這一新的角色。上述這些因素正驅使設計師開(kāi)發(fā)新的方法學(xué)，用于復雜IP(硬件和軟件)以及復雜系統的驗證。ST公司建立了一個(gè)設計流，它從高級抽象開(kāi)始，易于將模型寫(xiě)入IP的精密周期或RTL模型中。當轉入低級抽象時(shí)，建模變得復雜，故IP驗證也復雜。我們的方案最適合于這種應用場(chǎng)景，因為它允許人們在各地相似的環(huán)境中運行相同的測試平臺和測試場(chǎng)景，因而允許在整個(gè)開(kāi)發(fā)周期里高效地復用所有的測試范例和環(huán)境。 在半導體領(lǐng)域，開(kāi)發(fā)產(chǎn)品的第一步就是以高級抽象開(kāi)發(fā)規范的模型，通常用C/C++來(lái)實(shí)現。這里，SystemC和C++庫提供了很大幫助。它簡(jiǎn)化了共存的硬件和軟件設計的概念化。再加上實(shí)現事務(wù)級模型間對口連接的TLM傳送庫，SystemC加速了整個(gè)驗證過(guò)程。另一個(gè)重要方面是所有不同抽象架構中經(jīng)過(guò)增強的可移植性。同一測試配置可以無(wú)縫地用于不同抽象級的設計。 本文將討論一種此類(lèi)的方法學(xué)。最終的目標是設計和實(shí)現UWBMAC(媒體訪(fǎng)問(wèn)層)IP。出于架構開(kāi)發(fā)的目的，決定用SystemC來(lái)實(shí)現整個(gè)IP。還開(kāi)發(fā)了抽象級具有不同程度變化的不同架構。所付出的努力比較少，最后得到的仿真速度很快，軟件的實(shí)際編寫(xiě)也可以在設計周期非常早的階段開(kāi)始。該IP的RTL結果被移植到了SPEAr系列的FPGA中。除了ARM內核和相應的一系列IP，SPEAr還提供一個(gè)可配置邏輯塊，這為用戶(hù)在實(shí)現其邏輯功能時(shí)提供了無(wú)與倫比的靈活性。從而縮短了上市時(shí)間，同樣也實(shí)現了空前的成本節省。 設計開(kāi)發(fā)方法學(xué) 圖1所示的該方法學(xué)實(shí)現了開(kāi)發(fā)的內核中的事務(wù)級建模(TLM)。TLM是一種對數字系統進(jìn)行建模的高級方案，這里將模塊之間的具體通信與功能單元或通信架構的具體實(shí)現分離開(kāi)。把總線(xiàn)或FIFO這類(lèi)通信機制模型化成信道，用SystemC接口類(lèi)將這些信道提供給模塊和部件。這些信道模型的信令接口功能將取代事務(wù)請求，這將減少具體的低級信息交換。 圖1：IP開(kāi)發(fā)方法學(xué)流程。 在事務(wù)級建模時(shí)， *更加注重數據轉移的功能-即轉移的是什么數據，從那里來(lái)，到那里去 *不太關(guān)注實(shí)際的實(shí)現-即不太關(guān)注數據轉移所用的實(shí)際協(xié)議 該方案使得系統設計師的實(shí)驗變得更加容易，例如，可以利用不同的總線(xiàn)架構(所有都支持公共的抽象接口)，不一定需要對與任意總線(xiàn)進(jìn)行交互的模型進(jìn)行重新編碼，只要這些模型能夠通過(guò)公用接口與總線(xiàn)進(jìn)行交互即可。 在我們的方法中，起始點(diǎn)是對整個(gè)功能系統平臺進(jìn)行建模。這是利用SystemC并通過(guò)scfifo接口實(shí)現的。為了描述通信接口間的數據流，采用了各種架構。這些架構基本上都是協(xié)議需要遵守的參數和幀格式信息。圍繞IP創(chuàng )建了一個(gè)測試環(huán)境，環(huán)境中開(kāi)發(fā)了測試平臺，來(lái)傳輸分別來(lái)自?xún)蓚鹊妮斎�，即發(fā)送和接收。在這兩種范例中，利用這種配置產(chǎn)生了預期的結果或參考。在抽象層，與平臺一起使用來(lái)進(jìn)行修改，快速并有效地做試驗時(shí)將變得很容易，不過(guò)精度會(huì )降低一些。 隨著(zhù)系統級芯片技術(shù)的出現，設計規模正變得越來(lái)越大，因而變得非常復雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔當這一新的角色。上述這些因素正驅使設計師開(kāi)發(fā)新的方法學(xué)，用于復雜IP(硬件和軟件)以及復雜系統的驗證。ST公司建立了一個(gè)設計流，它從高級抽象開(kāi)始，易于將模型寫(xiě)入IP的精密周期或RTL模型中。當轉入低級抽象時(shí)，建模變得復雜，故IP驗證也復雜。我們的方案最適合于這種應用場(chǎng)景，因為它允許人們在各地相似的環(huán)境中運行相同的測試平臺和測試場(chǎng)景，因而允許在整個(gè)開(kāi)發(fā)周期里高效地復用所有的測試范例和環(huán)境。 在半導體領(lǐng)域，開(kāi)發(fā)產(chǎn)品的第一步就是以高級抽象開(kāi)發(fā)規范的模型，通常用C/C++來(lái)實(shí)現。這里，SystemC和C++庫提供了很大幫助。它簡(jiǎn)化了共存的硬件和軟件設計的概念化。再加上實(shí)現事務(wù)級模型間對口連接的TLM傳送庫，SystemC加速了整個(gè)驗證過(guò)程。另一個(gè)重要方面是所有不同抽象架構中經(jīng)過(guò)增強的可移植性。同一測試配置可以無(wú)縫地用于不同抽象級的設計。 本文將討論一種此類(lèi)的方法學(xué)。最終的目標是設計和實(shí)現UWBMAC(媒體訪(fǎng)問(wèn)層)IP。出于架構開(kāi)發(fā)的目的，決定用SystemC來(lái)實(shí)現整個(gè)IP。還開(kāi)發(fā)了抽象級具有不同程度變化的不同架構。所付出的努力比較少，最后得到的仿真速度很快，軟件的實(shí)際編寫(xiě)也可以在設計周期非常早的階段開(kāi)始。該IP的RTL結果被移植到了SPEAr系列的FPGA中。除了ARM內核和相應的一系列IP，SPEAr還提供一個(gè)可配置邏輯塊，這為用戶(hù)在實(shí)現其邏輯功能時(shí)提供了無(wú)與倫比的靈活性。從而縮短了上市時(shí)間，同樣也實(shí)現了空前的成本節省。 設計開(kāi)發(fā)方法學(xué) 圖1所示的該方法學(xué)實(shí)現了開(kāi)發(fā)的內核中的事務(wù)級建模(TLM)。TLM是一種對數字系統進(jìn)行建模的高級方案，這里將模塊之間的具體通信與功能單元或通信架構的具體實(shí)現分離開(kāi)。把總線(xiàn)或FIFO這類(lèi)通信機制模型化成信道，用SystemC接口類(lèi)將這些信道提供給模塊和部件。這些信道模型的信令接口功能將取代事務(wù)請求，這將減少具體的低級信息交換。 圖1：IP開(kāi)發(fā)方法學(xué)流程。 在事務(wù)級建模時(shí)， *更加注重數據轉移的功能-即轉移的是什么數據，從那里來(lái)，到那里去 *不太關(guān)注實(shí)際的實(shí)現-即不太關(guān)注數據轉移所用的實(shí)際協(xié)議 該方案使得系統設計師的實(shí)驗變得更加容易，例如，可以利用不同的總線(xiàn)架構(所有都支持公共的抽象接口)，不一定需要對與任意總線(xiàn)進(jìn)行交互的模型進(jìn)行重新編碼，只要這些模型能夠通過(guò)公用接口與總線(xiàn)進(jìn)行交互即可。 在我們的方法中，起始點(diǎn)是對整個(gè)功能系統平臺進(jìn)行建模。這是利用SystemC并通過(guò)scfifo接口實(shí)現的。為了描述通信接口間的數據流，采用了各種架構。這些架構基本上都是協(xié)議需要遵守的參數和幀格式信息。圍繞IP創(chuàng )建了一個(gè)測試環(huán)境，環(huán)境中開(kāi)發(fā)了測試平臺，來(lái)傳輸分別來(lái)自?xún)蓚鹊妮斎�，即發(fā)送和接收。在這兩種范例中，利用這種配置產(chǎn)生了預期的結果或參考。在抽象層，與平臺一起使用來(lái)進(jìn)行修改，快速并有效地做試驗時(shí)將變得很容易，不過(guò)精度會(huì )降低一些。 圖中所示為用于開(kāi)發(fā)中下一級輸入的配置平臺。這里的核心思想是確定系統的瓶頸并執行軟硬件劃分。該方案在進(jìn)行軟硬件劃分方面是有效并安全的，因為平臺提供能夠用來(lái)識別出整個(gè)系統瓶頸的原始統計信息。該階段中，實(shí)現了IP的功能模型，使其具備了具體的接口，并嵌入了功能性。而在軟硬件劃分階段將對該方法學(xué)中所用的方案進(jìn)行具體化。附加到該平臺上的另一個(gè)是DMA-PL080的TLM模型，下一步是用MACHWRTL替代整個(gè)MACHWSystemC功能模型，如圖2所示。整個(gè)周邊環(huán)境是一樣的，因此測試注入與其他步驟中的注入一樣。與之前環(huán)境的變化是采用了負責到信號變換的事務(wù)處理適配器。由于該系統基于A(yíng)RM，適配器的書(shū)寫(xiě)必須遵從信號級AHB總線(xiàn)接口。實(shí)際上，該平臺將相同的環(huán)境表征為現實(shí)系統，不過(guò)與此同時(shí)，開(kāi)始面對仿真性能方面的問(wèn)題。顯然，我們還不能用該配置來(lái)執行廣泛的調試/驗證，不過(guò)可以運行簡(jiǎn)單的測試(具有較短的仿真時(shí)間)。 圖2：從SystemCMACHW向VHDLRTLMACHW適配器的轉換。 由于在當前仿真環(huán)境中發(fā)現瓶頸，我們對基于硬件模擬XTREME服務(wù)器的平臺進(jìn)行評估，該平臺基本提供了硬件所需的FPGA塊，并提供了軟件與整個(gè)環(huán)境的無(wú)縫集成�；赬TREME服務(wù)器中早期平臺的移植只需要很少工作量，并且相對于基于ncsim的仿真環(huán)境，實(shí)現了5倍的仿真速度。很顯然，這使得我們能夠調試并執行VHDLRTL設計的驗證，否則將會(huì )浪費過(guò)多時(shí)間。同時(shí)，基于Xtreme服務(wù)器的平臺還提供了同等調試能力。 硬件/軟件劃分 系統中軟硬件劃分決策是最為重要的一個(gè)方面。之所以硬件/軟件劃分變得如此關(guān)鍵，是因為如下一些因素，如系統的實(shí)時(shí)處理需求，應用軟件的存儲限制以及其他因素。許多時(shí)候，設計開(kāi)發(fā)階段一些決策依賴(lài)于直覺(jué)判斷或者先前的經(jīng)驗。但當某些事情發(fā)生錯誤時(shí)這將蘊含一個(gè)風(fēng)險。隨著(zhù)系統復雜度以及流片成本的增加，這種決策方法可能會(huì )鑄成大錯。強調需要一種有助于實(shí)現更好軟硬件劃分決策的方法學(xué)具有許多原因。 在UWBMAC系統開(kāi)發(fā)范例中，具有很多必須很好遵守的時(shí)間約束，這是因為應用層完全依賴(lài)于空中——即來(lái)自射頻天線(xiàn)的全局廣播定時(shí)。實(shí)現決策的方案建立在我們從具體的系統級平臺的執行中所獲取的經(jīng)驗。我們能夠分析流水線(xiàn)數據通道中的數據流，能夠有效地發(fā)現它們是否將對系統構成任何瓶頸。通常，當系統中的數據流發(fā)送時(shí)，數據幀必須從MAC發(fā)送到PHY，而對于接收，所產(chǎn)生的數據幀則從PHY到MAC，并存入到存儲器中由軟件進(jìn)行進(jìn)一步的分析。在仿真場(chǎng)景分析過(guò)程中，能夠識別出是否需要在硬件中進(jìn)行一些協(xié)議解析以采取及時(shí)的措施。 圖3：系統中著(zhù)重硬件支持需求的應用場(chǎng)景。 圖3中詳細給出了一個(gè)決策范例。根據協(xié)議的需求，接收數據中有一個(gè)控制包，它通知下次發(fā)送事件的通用定時(shí)，即何時(shí)發(fā)送下一個(gè)數據包�？紤]到MAC硬件是一個(gè)典型的數據通道，并將控制幀傳送到存儲器中，軟件對控制幀進(jìn)行處理并決定打開(kāi)發(fā)送窗口。在發(fā)送窗口打開(kāi)出現問(wèn)題時(shí)，用這種方案就能發(fā)現瓶頸。系統平臺結果被用來(lái)確認這一理解，于是能夠做出更好決策來(lái)實(shí)現效率更高的系統。圖3中的另一個(gè)場(chǎng)景顯示了軟硬件劃分后的結果。 第一個(gè)范例中，當軟件處理控制幀時(shí)，全局定時(shí)如下： 窗口編程時(shí)間=T+tRP+tPM+tintr+tsw_lat＞T+texp，故在系統中，SW沒(méi)有對及時(shí)打開(kāi)發(fā)送窗口的指令進(jìn)行編程。 在第二個(gè)范例中，當MACHW處理控制幀時(shí)，全局定時(shí)為： 窗口編程時(shí)間=T+tprg_winexp，故系統中，HW對及時(shí)打開(kāi)發(fā)送窗口的指令進(jìn)行編程。 與此同時(shí)，現有的SPEAr板起到了很大的幫助作用，因為在板上測出了AES-CCM引擎的性能。因此能夠推斷出硬件中存在A(yíng)ES-CCM，因為AES-CCM軟件算法給不出所需要的性能。 挑戰 被測設計(DUT)或被測單元(UUT)的測試對任何設計方法學(xué)來(lái)說(shuō)都是最關(guān)注的一個(gè)方面。在開(kāi)發(fā)的初始階段，即架構評估階段，必須需要一個(gè)高性能的性能仿真環(huán)境。具有行為功能TLM平臺能夠滿(mǎn)足這一需求，并對將要執行的功能進(jìn)行功能檢查。當進(jìn)入到低級抽象設計階段時(shí)，仿真性能大大降低，這成為有效驗證IP的一個(gè)問(wèn)題。 軟硬件的系統級仿真與軟硬件的協(xié)同仿真一塊進(jìn)行。ST有自己的平臺，這是一個(gè)包含硬件(RTL)的混合平臺，軟件利用SystemC書(shū)寫(xiě)(見(jiàn)圖2)。該平臺的瓶頸是環(huán)境中所引入IP的RTL，而且注意到這將大大地降低性能。正如預期，這是所遇到的約束，而且對是否能夠比主仿真運行更快的可能性進(jìn)行了評估。該方案基于Xtreme服務(wù)器硬件仿真，使得運行速度至少要比NCSIM仿真快10倍。 圖4：配有軟件的Xtreme服務(wù)器配置。 圖4所示的該技術(shù)對第一次仿真特別實(shí)用，不需要任何有關(guān)環(huán)境配置方面的工作量。其概念是在Xtreme的FPGA中運行RTLIP。開(kāi)始時(shí)，引入的時(shí)鐘為軟件時(shí)鐘，但結果相當可喜，還簡(jiǎn)化了RTL的系統驗證和調試。配置過(guò)程中，整個(gè)仿真環(huán)境是類(lèi)似的，僅有的改變是用VHDLRTLIP替代SysCIP。試驗結果是仿真速度快了10倍。因此，Xtreme服務(wù)器平臺滿(mǎn)足了RTL驗證/調試所用平臺的需求。最重要的方面是具有與ncsim同等水平的調適能力。還提供了與SystemC環(huán)境的無(wú)縫集成。 調試功能 硬件方面的一個(gè)更具挑戰性的問(wèn)題是調試。當自檢失敗時(shí)，就需要一個(gè)相關(guān)的測試范例。為了驗證該測試范例，在檢查失敗原因時(shí)必須檢查所有的主要信號。所以需要對信號進(jìn)行存放，驗證，從而找出具體的原因。利用基于XTREME服務(wù)器的平臺可以很容易地執行所有這些功能，無(wú)須額外的工作量。通過(guò)將實(shí)際硬件移入獨立的FPGA，可以很容易地改善仿真速度，不過(guò)這種方法提供的調試功能較少。因此，基于XTREME服務(wù)器的平臺不僅改善了仿真速度，還能提供非常好的調試功能。圖5給出了分析結果。 圖5：A）不同平臺上的仿真性能。B）不同平臺上的調試復雜性。 FPGA建模 該功能驗證方法學(xué)中的下一步是對設計進(jìn)行實(shí)時(shí)測試。雖然以高級抽象對硬件進(jìn)行建模能提供高速仿真，但無(wú)法對軟硬件集成中存在的潛在問(wèn)題進(jìn)行放大。同樣，利用實(shí)際激勵在FPGA上運行設計能夠實(shí)現詳盡得多的和更實(shí)際的功能覆蓋，還能實(shí)現與軟件的早期集成。 圖6：一種普通的SPEAr(SPEArHead)SoC架構。 SPEAr(結構化的處理增強架構)提供一個(gè)強大的數字引擎，能夠以很少的時(shí)間和很少投資提供特殊的用戶(hù)功能(圖6)。該SoC系列具有大量的功能，包括外設，連通性選擇，以及允許采用定制IP，從而有助于縮短上市時(shí)間。SPEAr采用一個(gè)或兩個(gè)先進(jìn)的ARM926處理內核，帶16k(數據)和16k(指令)高速緩存，主頻為333MHz(最壞條件)。它還提供600，000門(mén)(與ASIC等效)的嵌入式可配置邏輯，還配有支持DDR/DDR2存儲器的存儲器接口，以及一個(gè)大型的連通性IP(知識產(chǎn)權)系列。這種強大的配置為當今的設計提供了一站式解決方案，同時(shí)，通過(guò)利用板上能夠映射SPEAr內部可配置邏輯塊的FPGA，可以將時(shí)間和資源需求最小化。 圖7：Xtreme服務(wù)器箱配置優(yōu)化。 目標IP(UWB-MAC)被分入兩塊SPEAr板：MACRTL被分入一塊板，而將PHY仿真代碼分到另一塊中。利用一塊仿效MAC-PHY接口的連接板將這兩塊板連接到一起。利用PC上的軟件并通過(guò)各自的以太網(wǎng)接口來(lái)控制這兩塊板。板上的FPGA有三個(gè)接口，分別為AHB，DMA和中斷。 定制邏輯(本例中為MACRTL和PHYEmu)與膠合邏輯(連接三個(gè)接口所需的邏輯)一道被成功地移植進(jìn)FPGA。先前開(kāi)發(fā)的軟件在帶有SPEAr的ARM平臺上得到成功的運行。集成了相同的測試套件，結果顯示，功能性與其他架構的結果一致。 |
