|
基于FPGA的各種雷達信號產(chǎn)生方法,介紹了在FPGA中實(shí)現直接數字頻率合成器(DDS)以及提高輸出信號質(zhì)量的方法，編程實(shí)現了頻率捷變、線(xiàn)性調頻以及相位編碼等雷達信號的產(chǎn)生。仿真結果表明，該方法能靈活地產(chǎn)生多種雷達信號，且質(zhì)量較好。 雷達信號模擬器需要模擬簡(jiǎn)單脈沖調制、重頻調制(重頻參差、重頻抖動(dòng)和重頻滑變)、載頻調制(線(xiàn)性/非線(xiàn)性調頻、頻率捷變)和相位調制(相位編碼)等樣式的雷達信號。傳統的實(shí)現方法是采用直接數字合成器DDS實(shí)現。通過(guò)對DDS相關(guān)參數產(chǎn)生對應的雷達中頻信號，其優(yōu)點(diǎn)是產(chǎn)生的信號質(zhì)量比較好,缺點(diǎn)是系統控制繁瑣、模擬的雷達信號參數相對固定、缺乏足夠的靈活性，對于非線(xiàn)性調頻和相位編碼信號很難達到令人滿(mǎn)意的效果。 本文基于軟件無(wú)線(xiàn)電的思想,采用FPGA實(shí)現DDS功能，通過(guò)控制DDS參數，在1片FPGA中實(shí)現了各種雷達信號的模擬。 1 DDS基本原理 DDS由相位累加器、只讀存儲器（ROM）、數模轉換器（DAC）和低通濾波器（LPF）組成。DDS的關(guān)鍵部分是相幅轉換部分，根據相幅轉換方式的不同，DDS大致可分為兩大類(lèi)：(1)ROM查詢(xún)表法。ROM中存儲有不同相位對應的幅度值,相位累加器輸出對應的幅度序列，實(shí)現相幅轉換；(2)計算法。對相位累加器輸出的相位值通過(guò)數學(xué)計算的方法得到對應的幅度值,實(shí)現相幅轉換，這里的計算方法有拋物線(xiàn)近似法、CORDIC法等。 對于查詢(xún)表法，ROM里存儲了2N個(gè)點(diǎn)(一個(gè)周期)。工作過(guò)程如下：在時(shí)鐘脈沖fc的作用下，頻率控制字K由累加器累加得到相應的相位碼，相位碼尋址ROM進(jìn)行相位/幅度變換輸出不同的幅度編碼，相當于在ROM里每隔K個(gè)點(diǎn)取出一個(gè)點(diǎn)，再經(jīng)過(guò)數模轉換器DAC得到相應的階梯波，最后經(jīng)低平滑濾波器對階梯波進(jìn)行平滑，即得到由頻率控制字K決定的連續變化的模擬輸出波形，輸出頻率fout為: 式中，K為頻率控制字，N為相位寄存器字長(cháng)。輸出頻率由頻率控制字及相位寄存器字長(cháng)決定。 理想情況下，由于采樣的原因，輸出信號頻譜存在一些雜散，譜線(xiàn)呈辛格函數形狀。DDS輸出信號雜散分量較大的主要原因有以下幾點(diǎn)：一是相位截斷效應；二是存放在ROM中的波形幅度存在量化誤差；三是DAC的非理想特性。在DDS中，為了得到高的頻率分辨率，相位累加器的字長(cháng)一般較大，而只讀存儲器ROM的容量有限，通常位輸出中只有高A位用來(lái)尋址ROM，從而產(chǎn)生相位截斷誤差，而DAC和ROM正弦波幅度字長(cháng)也是有限的，同時(shí)，在DAC轉換過(guò)程中總存在如微分線(xiàn)性誤差等誤差，這樣就產(chǎn)生了量化誤差和DAC的非理想特性誤差。 2 基于FPGA的雷達信號模擬器 基于FPGA的雷達信號產(chǎn)生器系統框圖如圖1所示。系統主要由單片機、FPGA、模數轉換器、低通濾波器、自動(dòng)電平控制、RS-232通信接口、時(shí)鐘電路以及人機接口等部分組成。單片機完成系統控制、人機交互控制以及與上位計算機的信息交換； FPGA實(shí)現DDS的模擬以及其他邏輯的產(chǎn)生[3-4]；模數轉換器將數字信號轉換成模擬信號，經(jīng)低通濾波器濾波后獲得良好的波形信號；為了提高信號產(chǎn)生器帶負載的能力，自動(dòng)電平控制部分保證輸出信號幅度在接入不同負載時(shí)變化不致太大。 系統工作時(shí)，單片機將由RS-232接口接收到的或由鍵盤(pán)設置的信號參數寫(xiě)入FPGA，在FPGA中實(shí)現的DDS內核根據設置的參數產(chǎn)生相應的數字波形，經(jīng)D/A轉換、低通濾波和電平控制后輸出。 2.1 完全DDS內核 完全DDS內核的組成框圖如圖2所示。完全DDS核包括頻率累加器、相位累加器、相位偏移累加器、波形存儲器、相位選擇開(kāi)關(guān)等部分。頻率累加器在產(chǎn)生線(xiàn)性調頻信號時(shí)控制頻率增量的大��；相位累加器和普通的DDS中的相位累加器功能相同，其輸入為頻率控制字，決定輸出信號的頻率；相位偏移累加器用于產(chǎn)生相位編碼信號，其相位偏移字根據需要可以有多種，但必須有一種相位偏移為0°；正弦表用于存儲數字正弦波，為了減小波形存儲容量，正弦表中只存儲了1/4個(gè)周期的正弦波信號，通過(guò)邏輯控制實(shí)現全周期正弦波信號的產(chǎn)生。 完全DDS內核的工作原理與普通DDS芯片的工作原理大致相同，只不過(guò)在產(chǎn)生不同調制樣式信號時(shí)取舍不同。由于相位/ 幅度轉換表中存放的是正弦信號，因此模塊只輸出受到不同調制的正弦信號。如果將相位/ 幅度轉換表做成內容可修改的雙端口RAM結構，則該模塊也能產(chǎn)生特殊樣式的周期信號�；谕耆獶DS核的信號產(chǎn)生方法其優(yōu)點(diǎn)是預存波形的點(diǎn)數不變，輸出信號的頻率僅由頻率控制字和系統時(shí)鐘決定，三者之間的關(guān)系如上節DDS基本原理描述的關(guān)系。 如前所述，DDS輸出信號存在雜散頻譜。引起雜散頻譜的原因主要有相位截斷效應、波形幅度量化誤差和DAC的非理想特性。由于本系統采用單獨的DAC芯片，這里只討論前兩種因素對信號質(zhì)量的影響。 為了得到高的頻率分辨率，相位累加器位數一般較大，而在DDS設計中，為了節省波形存儲器的容量，人們希望在不引入過(guò)多干擾的情況下盡可能多地截去相位累加器的低有效位B。故相位累加器的N位輸出中只有高A位去尋址只讀存儲器，從而產(chǎn)生了相位截斷誤差。根據相關(guān)分析，相位截斷將引起周期性非諧波雜散，其譜曲線(xiàn)“成對”出現，“成對”譜線(xiàn)出現的間隔為fc/2B。通常采用Wheatley相位抖動(dòng)注入法消除這種雜散，在每次相位累加器溢出之時(shí)，高頻脈沖產(chǎn)生一個(gè)0"(K-1)的隨機數Kn，加到相位累加器的寄存器值上，使相位累加器的溢出不總是比理想的溢出推后，而是隨機地提前，從而打破了周期性。這種方法對去除雜散非常有效，但所付出的代價(jià)是產(chǎn)生了寬頻帶相位噪聲，但這種寬頻帶相位噪聲比雜散更容易濾除。 由于ROM存儲的波形樣點(diǎn)的幅度編碼由有限位二進(jìn)制數表示,這樣DDS的輸出波形就存在幅度量化誤差，僅從量化觀(guān)點(diǎn)看，設正弦波的樣點(diǎn)值用D位二進(jìn)制碼來(lái)表示,則信號功率與量化噪聲總功率之比為6D dB�？梢�(jiàn)，幅度量化的信噪比隨著(zhù)D的增加而提高。為了在低比特DAC情況下能夠采用隨機化幅度抖動(dòng)注入法獲得更高的信號質(zhì)量，在DAC的輸入數據被截斷成M bit之前，給正弦查詢(xún)表輸出的D bit數據加上一個(gè)隨機數,這個(gè)隨機數的范圍是0"(2D-M-1)，如圖3所示。 通過(guò)對一個(gè)有5 bit DAC的隨機化幅度抖動(dòng)注入DDS的頻譜和兩個(gè)分別有5 bit和11 bit DAC的普通正弦輸出DDS的頻譜的比較，隨機化幅度抖動(dòng)注入DDS雜散的電平比起帶有相同分辨力DAC的普通DDS雜散的電平至少低10 dB，而與有11 bit DAC的普通正弦輸出DDS的雜散的電平差不多。尤其值得注意的是，一直出現在正弦輸出DDS載波附近的雜散譜線(xiàn)在隨機化幅度抖動(dòng)注入DDS輸出頻譜中被消除掉了。 2.2 各種體制雷達信號的實(shí)現方法 簡(jiǎn)單脈沖調制和重頻調制雷達信號的實(shí)現方法比較簡(jiǎn)單，這里只描述頻率捷變雷達信號、線(xiàn)性調頻雷達信號和相位編碼雷達信號的實(shí)現方法，并給出相應的QUARTUS仿真結果。 (1)頻率捷變雷達信號 頻率捷變信號與常規雷達信號相比，只是頻率發(fā)生了變化，而其他參數不變，其既可以實(shí)現脈間捷變，也可以實(shí)現脈組捷變。當脈間捷變時(shí)，只需要在每個(gè)調制脈沖期間設置不同的頻率控制字即可；脈組捷變是在一組脈沖周期內為一個(gè)頻率控制字，而在另一組脈沖周期內為另一個(gè)頻率控制字，根據頻率捷變數量循環(huán)使用頻率控制字。圖4所示是只有2個(gè)頻率的脈間捷變信號的相位累加器輸出的仿真結果，為了便于觀(guān)察，2個(gè)頻率對應的頻率控制字分別定為240和15。 (2)線(xiàn)性調頻雷達信號 產(chǎn)生線(xiàn)性調頻是在普通的DDS核前面增加了一級頻率累加器，定期改變頻率控制字，從而改變輸出信號的頻率。如果頻率增量字是一個(gè)恒定的值，則輸出信號為線(xiàn)性調頻信號；如果頻率增量字是一個(gè)變化的值，則輸出信號為非線(xiàn)性調頻信號。圖5所示為線(xiàn)性調頻信號的仿真結果。 (3)相位編碼雷達信號 圖6所示為5位二相編碼信號的仿真結果，其編碼順序是“+ + + - +”，其相位分別在“+ → -”和“-→ +”時(shí)發(fā)生180°的相位跳變。 本文基于軟件無(wú)線(xiàn)電的思想，通過(guò)在FPGA中實(shí)現一個(gè)完全的DDS內核，實(shí)現多種雷達信號的產(chǎn)生，產(chǎn)生的雷達信號完全能夠滿(mǎn)足各種雷達信號處理實(shí)驗的要求。文中討論了各種信號獨立產(chǎn)生的方法，如果將DDS內核中的正弦表設計成雙端口存儲器，還可以實(shí)現任意波形和多種組合波形的產(chǎn)生。 |
