|
相比于液晶顯示、投影顯示等其他大屏幕顯示技術(shù)，LED顯示技術(shù)有其獨特的優(yōu)越性：高亮度、寬可視角度、豐富的色彩以及可定制的屏幕形狀。這些特點(diǎn)使得LED顯示屏被廣泛應用于工業(yè)、交通、商業(yè)廣告、信息發(fā)布、體育比賽等各個(gè)領(lǐng)域。 LED大屏幕控制系統是一個(gè)融合計算機控制技術(shù)、視頻技術(shù)、光電子技術(shù)、通信技術(shù)的綜合系統。當前主流的LED大屏幕控制系統多以FPGA或FPGA結合其他芯片為主控芯片。目前LED大屏幕正朝著(zhù)顯示面積更大、顯示亮度更高、顏色更鮮艷的方向發(fā)展。這些都給LED大屏幕控制系統提出了新的挑戰。 本文基于Altera公司的低成本Cyclone II系列芯片EP2CQ208C設計了LED大屏幕控制系統，在傳統的SDRAM緩存技術(shù)上，提出了優(yōu)化的SDRAM乒乓式緩存技術(shù)并詳細闡述了反γ校正、顏色調節、灰度級調節等在FPGA中的實(shí)現。本系統最終實(shí)現了最大1 280×1 024分辨率、最低240 Hz刷新率的超大LED屏幕顯示。同時(shí)可以通過(guò)PC機上軟件對LED屏幕進(jìn)行亮度、對比度、灰度級等參數的靈活調節，得到更加細膩的顯示畫(huà)面。 1 系統結構 本文所設計的LED大屏幕控制系統結構如圖1所示，整個(gè)系統分為發(fā)送卡和接收卡兩部分。以Altera公司的EP2CQ208C作為主控芯片，DVI數據解碼選用了TI公司的TFP201A(最高支持SXGA)，數據緩存選用了Samsung的K4S643232C，千兆以太網(wǎng)芯片選用了Realtek公司的RTL8212（雙端口千兆物理層芯片）。 本系統的數據流分為控制數據和顯示數據�？刂茢祿蒔C機上的軟件發(fā)出，發(fā)送卡的FPGA接收控制數據，判定是控制發(fā)送卡還是控制接收卡的數據，如果是控制接收卡，則通過(guò)千兆網(wǎng)絡(luò )將數據發(fā)送至接收卡。TFP201A從DVI接口解碼出顯示數據后由FPGA緩存入SDRAM，然后在讀出數據時(shí)按照顯示屏要求對數據塊結構作一定調整后再由RTL8212打包發(fā)送至接收卡，接收卡接收顯示數據，然后驅動(dòng)LED顯示屏。 本文主要討論系統中的FPGA部分，包括以下三點(diǎn)： (1)對SDRAM乒乓式緩存的優(yōu)化； (2)基于FPGA內部RAM與PC機軟件的反γ校正與灰度級變換； (3)LED顯示屏的亮度、對比度等顏色調節在FPGA中的實(shí)現。 2 SDRAM乒乓式緩存的優(yōu)化 傳統的基于SDRAM的乒乓式緩存方案[1，2]都存在著(zhù)數據讀寫(xiě)操作復雜或者數據結構調整局限性大的缺點(diǎn)。結合現有方案的優(yōu)點(diǎn)，本文提出了圖2所示的SDRAM數據緩存方案。 本系統的發(fā)送卡設計目標是最大支持1280×1024分辨率、60 Hz刷新率的全彩數據發(fā)送，此時(shí)的像素頻率為： 即本方案滿(mǎn)足系統數據吞吐量的要求。由于兩個(gè)SDRAM中存儲相同數據，具有相同格式，所以SDRAM讀寫(xiě)模塊可以同時(shí)向兩個(gè)SDRAM中寫(xiě)入或讀出顯示數據，這樣兩塊SDRAM可以共用地址線(xiàn)，從而節省數十個(gè)FPGA IO端口，這是本方案的一大優(yōu)點(diǎn)。同時(shí)每塊SDRAM中劃分了兩個(gè)區，用以存放連續的兩幀圖像，可以根據LED顯示屏的具體要求，從SDRAM中讀出顯示數據，滿(mǎn)足系統靈活性的要求。 3 反γ校正與灰度級調節 特定條件下創(chuàng )建的圖像在不同環(huán)境下工作時(shí),往往會(huì )出現圖像看起來(lái)顯得太亮或者太暗的現象,所以L(fǎng)ED大屏幕顯示系統需要進(jìn)行靈活的反γ值調節。當前反γ校正多采用基于FPGA內部ROM的查找表技術(shù)。式(1)為反γ校正公式，式中默認輸入圖像灰度級為256，輸出灰度級為G，x為輸入灰度值，y為輸出灰度值，γ為校正系數。要在FPGA中實(shí)現指數運算需要消耗大量邏輯單元，對于低成本要求來(lái)說(shuō)是不現實(shí)的。本文提出了如圖3所示的基于FPGA片內RAM、片外EEPROM和PC機軟件的反γ校正技術(shù)。 在FPGA中的具體實(shí)現為：首先使用Altera自帶的IP核，將3個(gè)數據寬度為16 bit、數據深度為256的雙端口RAM實(shí)例化作為查找表。系統起動(dòng)時(shí)，初始化模塊首先從外部EEPROM中讀出256個(gè)配置數據，初始化RAM查找表。初始化完成后，灰度變換模塊將24 bit RGB數據分離成3個(gè)8 bit數據作為RAM地址，讀出數據作為轉換后的灰度值。當需要修改γ值時(shí)，通過(guò)PC機軟件生成新的γ校正表，然后通過(guò)串口發(fā)送到發(fā)送卡，發(fā)送卡將數據發(fā)送至接收卡，在灰度變換模塊的控制下將數據寫(xiě)入RAM。如果需要保存校正數據，初始化模塊從RAM中讀出數據寫(xiě)入EEPROM中。3個(gè)RAM中存放的是相同的校正數據，所以初始化模塊可以同時(shí)對3個(gè)RAM進(jìn)行初始化，從RAM中讀出配置數據時(shí)也只需要其中一個(gè)RAM中的值。本方法結合PC機軟件可以實(shí)現1～5的γ值連續調節和1～16的灰度級連續調節。 4 對比度、亮度調節在FPGA中的實(shí)現 (1)對比度調節 增強對比度實(shí)際上是增強原圖各部分的反差，通過(guò)增加原圖里某兩個(gè)灰度值間的動(dòng)態(tài)范圍來(lái)實(shí)現。這樣壓縮較亮和較暗區域的灰度級，擴展中間區域的灰度級，從而使細節部分更加清晰。假設輸入灰度級為f(x，y)，輸出灰度級為g(x，y)，則對比度增強的計算如式(6)所示。由式(6)可以看出，通過(guò)這種方法調節對比度后會(huì )壓縮圖像的灰度級，使變換后的圖像丟失亮區和暗區的細節，所以此種方法不適合大范圍調節。根據人眼對高亮度區域的灰度級變化不敏感，而對低灰度級區域灰度級變化十分敏感的視覺(jué)特點(diǎn)，本系統選擇不壓縮低灰度級區域。式中n為調節系數，最終當0＜n＜100時(shí)比較合適。 (2)亮度調節 本文在現有脈寬調制亮度調節技術(shù)上提出了改進(jìn)的亮度調節方案。本系統選用120 MHz的時(shí)鐘作為脈寬計數器的驅動(dòng)時(shí)鐘，所以可以產(chǎn)生至少9 ns寬的脈沖。根據LED屏幕的驅動(dòng)理論，選用9 ns作為最低亮度的最低灰度級的脈沖寬度，選用12灰度級時(shí)最高灰度級的脈沖寬度為9×211 ns。設豎直串行需要移2 560個(gè)數據，本系統選用12 MHz的屏幕數據移位時(shí)鐘，則2 560個(gè)數據移入屏幕需要213 μs，在灰度級脈沖寬度時(shí)間小于213 μs時(shí)，就需要等待數據移入屏幕，而在灰度級脈沖寬度時(shí)間大于213 μs時(shí)，數據移位則需要等待脈沖寬度計數完成。調節亮度是對每一個(gè)灰度級的脈沖寬度乘上一個(gè)相同的系數。以64級亮度控制為例，最高亮度時(shí)最低灰度級的脈沖寬度為9×64 ns，最高灰度級的脈沖寬度為9×211×64 ns。采用脈沖寬度調制方式實(shí)現灰度控制，則掃描完一幀圖像所需要時(shí)間由式(7)計算得出： 213 μs×9+294.912μs+0.589 824 ms+1.1796 48 ms=3.981 384 ms (7) 本系統接收的視頻源的刷新率為60 Hz，為了避免幀間圖像撕裂的現象出現，LED顯示屏的刷新率是視頻源刷新率的整數倍。視頻源的換幀時(shí)間為16.6 ms，LED顯示可以在這個(gè)時(shí)間內讀取同一幀數據進(jìn)行屏幕刷新，根據上面的計算結果有 3.981 384×4＜16.6 ms，即可得出LED顯示屏的刷新率為60 Hz×4=240 Hz。 本文基于A(yíng)ltera的低成本Cyclone II 系列FPGA EP2CQ208C設計了一種高性能、低成本的LED大屏幕控制系統。通過(guò)改進(jìn)SDRAM乒乓式緩存方案既節省了FPGA的IO口，又提高了系統的靈活性。設計了一種基于FPGA的片內RAM和PC機軟件的反γ校正與灰度級設置方案，同時(shí)設計了在FPGA中實(shí)現的圖像對比度、亮度調節模塊。本系統最大可驅動(dòng)1 280×1 024分辨率LED屏幕，刷新率不低于240 Hz，且灰度級、反γ校正系數、亮度、對比度等均可通過(guò)PC機軟件靈活調節。為了實(shí)現屏幕驅動(dòng)面積、LED屏幕刷新率的靈活設置，今后的工作將深入討論這幾方面之間的關(guān)系以及各種設置在FPGA中的實(shí)現。 |
