搜索
熱門(mén)關(guān)鍵詞:
發(fā)光二極管
虛擬儀器
吉時(shí)利
福祿克
Mathworks
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁(yè)
新聞
新品
文章
下載
電路
問(wèn)答
視頻
職場(chǎng)
雜談
會(huì )展
工具
博客
論壇
在線(xiàn)研討會(huì )
技術(shù)頻道:
單片機/處理器
FPGA
軟件/編程
電源技術(shù)
模擬電子
PCB設計
測試測量
MEMS
系統設計
無(wú)源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業(yè)/測控
汽車(chē)電子
通信/網(wǎng)絡(luò )
醫療電子
機器人
當前位置:
EEChina首頁(yè)
›
論壇
›
FPGA/CPLD
返回列表
查看:
4617
|
回復:
3
[提問(wèn)]
求助各位大俠:VerilogHDL程序出了點(diǎn)錯誤
[復制鏈接]
saralover
saralover
當前離線(xiàn)
積分
556
電梯直達
樓主
發(fā)表于 2010-11-17 16:39:26
|
只看該作者
|
倒序瀏覽
|
閱讀模式
貿澤電子有獎問(wèn)答視頻,回答正確發(fā)放10元微信紅包
關(guān)鍵詞:
VerilogHDL
,
程序
,
大俠
,
求助
我是新手 剛學(xué)
Verilog
HDL不久,編程的時(shí)候遇到了一點(diǎn)問(wèn)題,求助各位大俠
reg [22:0] sum,sum1,sum2;
.....
if(sum1>sum2) begin sum<=sum1-sum2; p<=1; end
else begin sum<=sum2-sum1; p<=0; end
.........
編譯綜合結束后,sum只有10位了,請問(wèn)這是為什么???
收藏
0
頂
0
踩
0
相關(guān)文章
•
國產(chǎn)全志A40i Ubuntu16.04系統Docker加持
•
線(xiàn)程,進(jìn)程,程序的區別
•
求助各位前輩 雙向可控硅 雙電源
•
STM32F411CEUx 能下載程序但不能執行
•
各位老大,小弟是個(gè)菜鳥(niǎo)。請幫忙看看這個(gè)板子好不好復制,哪里可以復制。多謝。!
•
各位老大,小弟是個(gè)菜鳥(niǎo)。請幫忙看看這個(gè)板子好不好復制,哪里可以復制。多謝。!
•
MPS430寫(xiě)程序寫(xiě)保護問(wèn)題
•
單片機軟件抗干擾的幾種常見(jiàn)方法
•
LabVIEW開(kāi)發(fā)者必備技巧寶典第四部分
回復
舉報
xyj
xyj
當前離線(xiàn)
積分
22712
沙發(fā)
發(fā)表于 2010-11-21 09:15:47
|
只看該作者
友情幫頂。。。
回復
支持
反對
舉報
penpen
penpen
當前離線(xiàn)
積分
663
板凳
發(fā)表于 2011-10-13 20:26:40
|
只看該作者
幫挺起
回復
支持
反對
舉報
月落無(wú)痕
月落無(wú)痕
當前離線(xiàn)
積分
14
地板
發(fā)表于 2011-10-14 19:02:06
|
只看該作者
幫頂起
回復
支持
反對
舉報
返回列表
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以回帖
登錄
|
立即注冊
本版積分規則
發(fā)表回復
回帖后跳轉到最后一頁(yè)
關(guān)于我們
-
服務(wù)條款
-
使用指南
-
站點(diǎn)地圖
-
友情鏈接
-
聯(lián)系我們
電子工程網(wǎng)
© 版權所有
京ICP備16069177號
| 京公網(wǎng)安備11010502021702
快速回復
返回頂部
返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页