|
明德?lián)P時(shí)序約束視頻簡(jiǎn)介 FPGA時(shí)序約束是FPGA設計中的一個(gè)重點(diǎn)，也是難點(diǎn)。很多人面對各種時(shí)序概念、時(shí)序計算公式、時(shí)序場(chǎng)景是一頭亂麻，望而生畏�，F有的教材大部分是介紹概念、時(shí)序分析工具和計算公式的。我們學(xué)習教材之后覺(jué)得已經(jīng)完全掌握，但是當需要真正做項目的時(shí)候，就會(huì )有無(wú)從下手的感覺(jué)。例如，那些計算時(shí)序的公式，真的要一五一十地套下去，估計自己心里也沒(méi)底吧。 明德?lián)P最看重的是實(shí)踐，一切不能用于實(shí)踐的理論都是扯淡。為此，明德?lián)P拋開(kāi)一切復雜的理論，就從工程實(shí)踐的角度來(lái)講解時(shí)序約束。 我們的做法：先把時(shí)序約束分成幾個(gè)類(lèi)別，其中每個(gè)類(lèi)別又分成幾個(gè)場(chǎng)景，將每個(gè)場(chǎng)景下所對應的時(shí)序約束方法一一列出后，提供每個(gè)時(shí)序約束參數的獲取方法，最后填好數值，完畢。 我們的目標：第一，按我們提供的步驟一個(gè)一個(gè)進(jìn)行約束；第二，根據自己的使用情況，找到對應的場(chǎng)景后，挑出其所對應的時(shí)序約束；第三，根據提示的方法，得到參數，計算出最終結果。 我們的優(yōu)勢：一個(gè)傻瓜式、但實(shí)用的時(shí)序約束“操作手冊”。 本系列視頻，簡(jiǎn)單介紹了我們的“操作手冊”，保證讓你有意外的收獲！ 另外，FPGA是實(shí)踐課程，聽(tīng)一千遍，不如自己動(dòng)手實(shí)踐，練習才是最重要的內容。歡迎關(guān)注我們獲取更多資料。 01 時(shí)序約束步驟 本視頻講述時(shí)序約束步驟：約束有很多，并且總是有先后的，先約束哪些，再約束哪些，都有講究。按工程需要，定義好步驟，這樣就能一步一步約束，逐個(gè)思考，最終完成。 02 生成時(shí)鐘約束 時(shí)鐘約束是工程一開(kāi)始就進(jìn)行的約束。時(shí)鐘約束又可以分成三大類(lèi)：輸入時(shí)鐘、PLL等衍生時(shí)鐘和自己分步時(shí)鐘。每一種都有自己的約束方法，詳情請看視頻介紹。 03 input delay約束 輸入延時(shí)約束是約束的重點(diǎn)。明德?lián)P把輸入約束分成三大類(lèi)：系統同步、源同步和無(wú)時(shí)鐘數據，其中源同步分成SDR和DDR兩場(chǎng)景，而DDR又可再細分成邊沿對齊和中心對齊。以上每種情況，其約束語(yǔ)句、獲取參數的方法都是不一樣的。想知道具體情況，歡迎觀(guān)看本節視頻。 04 output delay約束 輸出延時(shí)約束和輸入延時(shí)一樣，也是約束的重點(diǎn)。按照同樣的思路，明德?lián)P把輸出約束分成兩大類(lèi)：系統同步和源同步，其中源同步分成SDR和DDR兩場(chǎng)景，而DDR又可再細分成邊沿對齊和中心對齊。以上每種情況，其約束語(yǔ)句、獲取參數的方法都是不一樣的。想知道具體情況，歡迎觀(guān)看本節視頻。 05 時(shí)序例外約束 本節視頻講述多周期路徑、異步時(shí)鐘以及組合邏輯的約束，這些都是時(shí)序例外的情況。對于這些情況，處理時(shí)要特別小心，否則有可能導致遺漏錯誤信息的后果。 06 時(shí)序約束總結 本視頻再次對明德?lián)P的時(shí)序約束方法進(jìn)行總結�？傊�，只要我們按步驟去做，就能很準確快速地完成約束。需要強調的是，以上視頻都是理論部分，雖然原理簡(jiǎn)單，但最終掌握程度還是要靠實(shí)踐。我們有配套的練習，能幫助大家真正地掌握上述方法。 |
