|
1 引言 科學(xué)級CCD相機（Scientific grade CCD camera）是一種具有低噪聲、高靈敏度、大動(dòng)態(tài)范圍和高量子效率等優(yōu)良性能的CCD相機，用于對微光信號檢測和微光成像。它在射線(xiàn)數字成像檢測、生物醫學(xué)工程、水下攝影、武器裝備、天文觀(guān)測、空間對地觀(guān)測等多種技術(shù)領(lǐng)域得到了廣泛應用。 科學(xué)級CCD相機一般由高速CCD 感光芯片、視頻信號處理器、時(shí)序控制器、時(shí)序發(fā)生器、時(shí)序驅動(dòng)器、外部光學(xué)成像系統等部分組成，其中時(shí)序發(fā)生器性能的優(yōu)劣直接決定了相機的品質(zhì)參數。該科學(xué)級CCD相機采用DALSA公司的IL-E2 型TDI-CCD作為傳感器，本文分析了IL-E2型TDI-CCD 芯片的工作過(guò)程和對驅動(dòng)信號的要求，在此基礎上設計出合理的時(shí)序電路， 為了滿(mǎn)足在實(shí)際工作中像移速度異速匹配的要求，在時(shí)序電路的設計中時(shí)序發(fā)生部分是可調的。這種設計方案簡(jiǎn)單、可靠、實(shí)用。在綜合比較各種硬件實(shí)現電路的優(yōu)缺點(diǎn)后，選用現場(chǎng)可編程邏輯門(mén)陣列（FPGA） 作為硬件設計平臺，使用VHDL 語(yǔ)言對驅動(dòng)電路方案進(jìn)行了硬件描述，采用EDA 軟件對所設計的時(shí)序發(fā)生器成功地進(jìn)行了功能仿真。最后針對XILINX公司的可編程邏輯器件XC2VP20-FF1152進(jìn)行了適配和硬件電路調試，進(jìn)而實(shí)現了對整個(gè)科學(xué)級CCD 相機的控制。 2 TDI-CCD的工作原理及驅動(dòng)分析 2.1 TDI-CCD工作原理簡(jiǎn)介 TDI（time delay and integration）是一種能夠增加線(xiàn)掃描傳感器靈敏度的掃描技術(shù)。TDI-CCD是具有一種面陣結構、線(xiàn)陣輸出的新型CCD，較普通的線(xiàn)陣CCD而言，它具有多重級數延時(shí)積分的功能。從其結構來(lái)看，多個(gè)線(xiàn)陣平行排列，像元在線(xiàn)陣方向和級數方向呈矩形排列，像元分布示意圖如圖1所示。 圖1 TDI-CCD像元分布示意圖 圖1中，TDI-CCD的電荷累積方向是沿Y向進(jìn)行的，其推掃級數自下而上為第1級至第96級。在成像過(guò)程中，隨著(zhù)相機（或景物）的運動(dòng)，TDI-CCD從第96級至第1級依次感光，電荷從第96級至第1級逐級累積。最終，經(jīng)過(guò)多重延時(shí)積分積累起來(lái)的電荷包（成像數據信息）轉移到CCD水平讀出寄存器上，并從第1級經(jīng)運算放大器傳輸出去。從TDI-CCD的電性能特點(diǎn)可以看出，TDI-CCD為一種單方向推掃成像器件。與一般CCD相比，TDI借助了6、12、24、48、96等可變積分級數來(lái)增加曝光時(shí)間。在傳感器成像時(shí)，由于信號存儲與曝光時(shí)間是成正比的，TDI-CCD通過(guò)延長(cháng)曝光時(shí)間來(lái)增加所收集到的光子，因此比一般線(xiàn)陣CCD具有更高的靈敏度，可用在低光照度環(huán)境下成像，同時(shí)又不會(huì )影響掃描速度。TDI-CCD具有可以不犧牲空間分辨率和工作速度的情況下獲得高靈敏度這個(gè)突出特點(diǎn)，使其在高速、微光領(lǐng)域具有廣泛的應用前景 。2.2 關(guān)于DALSA IL-E2型TDI-CCD 圖像傳感器 CCD 圖像傳感器是科學(xué)級CCD相機的關(guān)鍵組成部件， 其性能的優(yōu)劣直接影響著(zhù)相機的功能和使用效果。該科學(xué)級CCD 相機選用了加拿大DALSA 公司生產(chǎn)的IL-E2型TDI-CCD 圖像傳感器，該TDI-CCD的像素結構 2048×96 。像元尺寸為13μm（ H） ×13μm（ V ）、最高數據輸出頻率為20MHz 、動(dòng)態(tài)范圍為1600:1 、單向、單端輸出、級數可選、具有藍光響應增強功能的TDI-CCD。IL-E2型TDI-CCD可以分為3個(gè)功能區，即光敏元探測區、電荷傳輸區、檢測輸出區。 2.3 IL-E2型TDI-CCD驅動(dòng)時(shí)序分析 TDI-CCD的驅動(dòng)時(shí)序控制比普通線(xiàn)陣CCD的驅動(dòng)時(shí)序控制要復雜的多， IL-E2型TDI-CCD的時(shí)序控制包括各種直流電平控制和各種時(shí)鐘脈沖序列控制。對于前者，主要包括供電電壓VDD、輸出柵電壓VEST、溢出柵電壓VOV、襯底電壓VBB和級數控制偏置電壓等；對于后者，主要包括行轉移時(shí)鐘脈沖TCK，像元移位讀出時(shí)鐘脈沖CR1、CR2，輸出復位時(shí)鐘脈沖RST，TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖CI1～CI4，級數控制時(shí)鐘脈沖CSS6、CSS12、CSS24、CSS48。TDI-CCD工作時(shí)，在行轉移時(shí)鐘脈沖TCK為高電平期間，像元感光產(chǎn)生的信號電荷在TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖CI1、CI2、CI3、CI4的共同作用下，沿著(zhù)TDI（TDI級數由TDI級數控制脈沖選為6、12、24、48、96中的一種）方向積累并轉移到輸出移位寄存器中；當TCK為低電平時(shí)，TDI-CCD在像元移位讀出時(shí)鐘脈沖CR1、CR2的作用下，輸出復位時(shí)鐘脈沖RST每來(lái)一個(gè)有效電平高電平時(shí)，TDI-CCD的輸出信號OS端輸出一個(gè)信號，直到信號輸出完為止。之后TCK由低電平變?yōu)楦唠娖�，CI1、CI2、CI3、CI4也相應的變?yōu)橛行щ娖�，轉移上一次轉移完后像元感光產(chǎn)生的信號電荷，開(kāi)始一個(gè)新的周期。這些時(shí)序控制的詳細對應關(guān)系如圖2所示。 圖2 TDI-CCD時(shí)序詳圖 對于此TDI-CCD時(shí)序設計與普通線(xiàn)陣CCD時(shí)序設計存在以下幾個(gè)突出特點(diǎn)。（1）在TDI方向存在4相移位寄存器驅動(dòng)時(shí)鐘，它們的周期與行周期一致，高電平脈寬t3應大于3μs， CI1的上升沿滯后于TCK的上升沿，CI2的下降沿滯后于TCK的下降沿，CI1、CI2的高電平脈寬至少有1μs的重疊。CI3、CI4在時(shí)序關(guān)系上分別為CI1、CI2的倒相。（2）此TDI-CCD的工作級數可以通過(guò)CSS6、CSS12、CSS24、CSS48四個(gè)級數選擇信號進(jìn)行控制，使其工作于96、48、24、12和6級。 3 時(shí)序發(fā)生器的原理組成和工作過(guò)程分析 時(shí)序發(fā)生器產(chǎn)生TDI-CCD、視頻處理器和圖像數據輸出所需的各種時(shí)鐘脈沖信號， 時(shí)序發(fā)生器在CCD成像單元工作中起著(zhù)時(shí)間上同步協(xié)調的作用。它由時(shí)序控制器給出的指令和參數予以控制。時(shí)序控制器控制TDI-CCD工作時(shí)的行轉移周期， 積分級數，控制指令和參數以串行數據的形式送至時(shí)序控制器中，時(shí)序發(fā)生器根據時(shí)序控制器給出的指令和數據產(chǎn)生TDI-CCD和視頻處理器所需要的時(shí)鐘脈沖信號： 行轉移時(shí)鐘脈沖、像元移位讀出時(shí)鐘脈沖、輸出復位時(shí)鐘脈沖、TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖、級數控制時(shí)鐘脈沖、相關(guān)雙采樣時(shí)鐘脈沖、A/D轉換器采樣時(shí)鐘脈沖等。為了提高工作時(shí)的可靠性， 在時(shí)序控制器中控制指令和參數沒(méi)有更新時(shí)， 時(shí)序發(fā)生器將按時(shí)序控制器中初始設置參數工作。 時(shí)序發(fā)生器的設計：時(shí)序發(fā)生器生成TDI-CCD、視頻處理器和圖像數據輸出所需要的各種時(shí)序。所有時(shí)序是由主振脈沖序列通過(guò)逐級分頻后的脈沖序列進(jìn)行邏輯和組合運算產(chǎn)生的。它們之間滿(mǎn)足嚴格的相位關(guān)系， 這是相機系統協(xié)調工作的基礎。時(shí)序發(fā)生器的功能框圖如圖3所示。相機系統一通電就應保證立即工作在內部默認方式， 這樣就能夠馬上判斷系統是否正常。如果外部或內部設置指令無(wú)效， 系統也返回默認方式， 這是相機系統可靠性的體現。時(shí)序發(fā)生器所產(chǎn)生的各種時(shí)鐘由VHDL 語(yǔ)言完成。 圖3 時(shí)序發(fā)生器功能框圖 4 用 FPGA器件實(shí)現科學(xué)級CCD相機時(shí)序發(fā)生器4.1 FPGA技術(shù)及FPGA器件 FPGA－現場(chǎng)可編程門(mén)陣列技術(shù)是二十年前出現，而在近幾年快速發(fā)展的可編程邏輯器件技術(shù)。這種基于EDA技術(shù)的芯片正在成為電子系統設計的主流。大規�？删幊踢壿嬈骷﨔PGA是當今應用最廣泛的可編程專(zhuān)用集成電路（ASIC）。設計人員利用它可以在辦公室或實(shí)驗室里設計出所需的專(zhuān)用集成電路，從而大大縮短了產(chǎn)品上市時(shí)間，降低了開(kāi)發(fā)成本。此外，FPGA還具有靜態(tài)可重復編程和動(dòng)態(tài)在系統重構的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。因此，FPGA技術(shù)的應用前景非常廣闊。 XC2VP20-FF1152 是Xilinx 公司推出的Virtex-II Pro 系列的FPGA，它內部有豐富的資源［5］，包括8 個(gè)數字時(shí)鐘管理器（DCM），290Kbits 的分布RAM，88×16kByte 的Block RAM，88 個(gè)18×18 的專(zhuān)用乘法器（Dedicated Multipliers）單元，2 個(gè)PowerPC405 內核，564 個(gè)可配置I/O 引腳達（最多276 對差分I/O，速度高達3.125Gbps），最高內部工作頻率420MHz。 4.2 基于FPGA的科學(xué)級CCD相機時(shí)序發(fā)生器的設計與仿真 IL-E2型TDI-CCD的像元數有每行512，1024和2048三種，本文以2048像元數為例設計時(shí)序電路。2048為有效像元數，由于每行有5個(gè)隔離像元，4個(gè)暗參考像元，故設計中要保證最少使每行輸出2057個(gè)像元，也就是使每個(gè)行周期內最少有2057個(gè)CR1、CR2、RST驅動(dòng)脈沖。每行除了2057個(gè)像元驅動(dòng)脈沖以外，其余為空驅動(dòng)脈沖�？镇寗�(dòng)脈沖數越多，行周期時(shí)間越長(cháng)，CCD曝光積分時(shí)間越長(cháng)，靈敏度相應提高，但過(guò)長(cháng)的曝光積分時(shí)間會(huì )使CCD輸出飽和失真，故空驅動(dòng)脈沖數目不易過(guò)多。積分時(shí)間和像元移位讀出時(shí)鐘頻率是CCD時(shí)序電路的設計依據。在工程應用中，我們根據技術(shù)指標要求，算出行積分時(shí)間即行周期（T）為0.365ms，以此確定合適的系統主時(shí)鐘。驅動(dòng)時(shí)序用超高速集成電路硬件描述語(yǔ)言（VHDL）編寫(xiě)，程序主要包括：（1）調用所需的庫函數和程序包；（2）定義輸入和輸出端口；（3）用計數器對輸入的系統主時(shí)鐘進(jìn)行分頻。（4）驅動(dòng)時(shí)序信號的產(chǎn)生和輸出。由XILINX公司的設計軟件ISE6.2對XC2VP20-FF1152器件進(jìn)行時(shí)序設計，通過(guò)時(shí)序仿真與工程應用驗證了能完成上述所有功能。系統邏輯功能時(shí)序仿真波形如圖4所示 圖4時(shí)序發(fā)生器時(shí)序仿真圖 5 結束語(yǔ)本文的創(chuàng )新是采用FPGA 器件設計科學(xué)級CCD相機時(shí)序發(fā)生器， 使得電路由原來(lái)復雜的設計變成主要只用一片XILINX公司的可編程器件XC2VP20-FF1152來(lái)實(shí)現。獨立的單元測試與系統聯(lián)調結果均表明： 采用現場(chǎng)可編程門(mén)陣列（FPGA） 技術(shù)實(shí)現CCD相機時(shí)序發(fā)生器， 可使電路成倍簡(jiǎn)化，提高了系統的集成度，時(shí)序發(fā)生器抗干擾能力也增強了，其功耗也成倍降低，從而實(shí)現了科學(xué)級CCD 相機工作時(shí)的高可靠性、穩定性，同時(shí)還使設計與調試周期成倍縮短。該設計方案為T(mén)DI-CCD在科學(xué)級CCD相機中的應用開(kāi)拓了更加廣闊的前景。 |
