|
1 引言 數據采集向高精度和高速度兩個(gè)方向發(fā)展。高精度數據采集依賴(lài)于A(yíng)／D器件的精度，高速度數據采集不僅依賴(lài)于A(yíng)／D器件的速度還依賴(lài)于數據采集系統的設計。高速數據采集按是否可連續采集而可以分為兩類(lèi)。第一類(lèi)是在一段時(shí)間內的高速數據采集，采集數據的時(shí)間長(cháng)度取決于存放數據的RAM存儲器的空間大��；另外一種是可以連續地高速數據采集，采集的數據被存放在大容量的存儲器上，一般為硬盤(pán)，這種采集的速度相對較小。本文提出屬于第一類(lèi)的PCI接口高速數據采集方案，可以實(shí)現高達80Mb／s的數據采集速度。 2 硬件結構 高速數據采集卡的硬件結構見(jiàn)圖1。 采集系統使用AD9248 DAC芯片，可以同時(shí)對兩路模擬信號進(jìn)行模數轉換，每路輸入可以選擇差分輸入或單端輸入。它最大的采樣率可達65MS／s，采樣精度為14bit。數據傳輸使用了CY7C09449集成芯片，它實(shí)現局部總線(xiàn)和PCI總線(xiàn)之間的數據傳輸。一片FPGA將CY7C09449和AD-9248連接起來(lái)。FPGA的作用有兩個(gè)，其一是控制A／D芯片實(shí)現數據轉換，其二是和PCI接口芯片交互，實(shí)現數據傳輸。 硬件設計上，CY7C09449和PCI總線(xiàn)是無(wú)縫連接，CY7C09449的局部總線(xiàn)和FPGA相連，AD9248的數據線(xiàn)及控制線(xiàn)和FPGA相連。軟件設計包括FPGA器件的邏輯設計、高速數據采集卡在WindowsXP下的驅動(dòng)程序設計和應用軟件設計。本文主要介紹高速數據采集卡的軟件設計。 3 數據采集過(guò)程 CY7C09449是美國Cypress公司生產(chǎn)的一款PCI接口控制芯片，支持PCI2．O協(xié)議，可以作為PCI總線(xiàn)的主設備也可以作為PCI總線(xiàn)的從設備。CY7C09449的局部總線(xiàn)可以和多種常用的微處理器直接相連。它內部包含的128kbit的雙端口SRAM共享存儲區可以從PCI總線(xiàn)訪(fǎng)問(wèn)也可以從局部總線(xiàn)訪(fǎng)問(wèn)，這是它最主要的資源。它內部包含的一些配置寄存器可以從PCI總線(xiàn)訪(fǎng)問(wèn)也可以從局部總線(xiàn)訪(fǎng)問(wèn)。在PCI總線(xiàn)上，CY7C09449可以處于從設備的地位，接收主機對它的配置寄存器或共享存儲區的訪(fǎng)問(wèn)。在PCI總線(xiàn)上，CY7C09449也可以處于主設備地位，主動(dòng)發(fā)起數據傳輸，將數據傳出或存入共享存儲區。它能夠產(chǎn)生任何32位PCI總線(xiàn)地址，可以發(fā)起PCI總線(xiàn)的突發(fā)傳輸。在局部總線(xiàn)上，CY7C09449處于從屬的地位，微處理器控制著(zhù)對它訪(fǎng)問(wèn)的主動(dòng)權。CY7C09449的局部總線(xiàn)本質(zhì)上是同步傳輸接口，可以支持突發(fā)傳輸。TMS320VC33處理器通過(guò)配置CY7C09449內部寄存器使其與SCY7C09449的局部總線(xiàn)相連接，并兼容TMS320VC33的異步訪(fǎng)問(wèn)方式。 數據采集的過(guò)程由主機發(fā)起。主機的應用程序向驅動(dòng)程序請求數據采集，驅動(dòng)程序通過(guò)寫(xiě)入CY7C09449的主機控制狀態(tài)寄存器0bit使引腳RSOUTD的狀態(tài)由低電平到高電平轉換，FPGA根據此信號來(lái)啟動(dòng)一次數據采集。FPGA從A／D讀取數據，然后寫(xiě)入CY7C09449的SRAM中。SRAM的大小為4k的雙字，FPGA把它分為2個(gè)2k雙字的塊，循環(huán)交替使用。FPGA每寫(xiě)完一個(gè)塊就通過(guò)CY7C09449的引腳IRQ IN向主機請求一次中斷。主機的驅動(dòng)程序在中斷服務(wù)程序中通過(guò)寫(xiě)入CY7C09449的DMA局部基地址寄存器、DMA主機物理基地址寄存器、DMA長(cháng)度寄存器來(lái)配置數據傳輸的源地址、目的地址、數據長(cháng)度，然后再寫(xiě)入CY7C09449的DMA控制寄存器來(lái)啟動(dòng)DMA傳輸。這樣直到本次所有的數據采集完畢，FPGA停止數據的讀取處于等待狀態(tài)。主機的中斷服務(wù)程序在收到最后一塊數據后向應用程序發(fā)送一個(gè)消息，告知本次數據采集完成。應用程序這時(shí)就可以處理采集到的數據或將數據存在硬盤(pán)中。 4 FPGA的邏輯設計 FPGA器件要實(shí)現的功能是從A／D器件讀取數據，然后通過(guò)局部總線(xiàn)將數據傳送給CY7C09449內部的雙端口SRAM。對FPGA的邏輯編程是在Quatus6．0下進(jìn)行的。頂層邏輯設計使用原理圖設計方法，把FPGA的邏輯分為3個(gè)模塊，每個(gè)模塊內部邏輯使用文本設計方法，使用VHDL語(yǔ)言編程。FPGA內的邏輯模塊如圖2所示。 A／D控制模塊產(chǎn)生A／D器件的控制信號，從A／D讀取數據，然后寫(xiě)入FIFO。AD控制模塊的功能相對比較簡(jiǎn)單，也比較容易實(shí)現。 因為在數據采集的過(guò)程中A／D采樣速度數據是固定的，但是數據傳輸有時(shí)速度很快而有時(shí)因為等待出現短時(shí)的阻塞。所以必須要有FIFO來(lái)緩沖采集的數據。FIFO模塊是用Quatus6．0的向導生成的，只需要設定有關(guān)參數即可。FIFO的寫(xiě)入和讀取使用同步接口邏輯，FIFO的存儲寬度是32位，其深度是512。 局部總線(xiàn)控制模塊從FIFO中讀取數據然后寫(xiě)入CY7C09449的SRAM中。CY7C09449的局部總線(xiàn)支持同步數據傳輸，雖然它也兼容異步數據傳輸，但FPGA的局部總線(xiàn)控制模塊選用了同步數據傳輸邏輯，因為這樣可以獲得更高的數據傳輸速度。CY7C09449的局部總線(xiàn)支持最高的時(shí)鐘速度是50MHz，一次同步的突發(fā)數據傳輸在給出讀或寫(xiě)的起始地址之后，每個(gè)時(shí)鐘周期可以傳送一次數據。CY7C09449局部總線(xiàn)的數據總線(xiàn)寬度是32位，這使得局部總線(xiàn)的最高傳輸速度達200Mb／s。 在CY7C09449的局部總線(xiàn)上，FPGA處于類(lèi)似于微處理器的地位，控制著(zhù)局部總線(xiàn)數據傳輸的主動(dòng)權。FPGA的邏輯設計中，局部總線(xiàn)控制模塊的邏輯設計是獲得高速數據傳輸的關(guān)鍵。同步數據傳輸要比異步數據傳輸的邏輯復雜得多。在局部總線(xiàn)控制模塊的邏輯設計中使用了狀態(tài)機，其設計的關(guān)鍵在于狀態(tài)機的狀態(tài)的定義和在各種條件下?tīng)顟B(tài)的轉換。為了簡(jiǎn)單起見(jiàn)這里不對多塊數據傳輸控制、中斷信號產(chǎn)生邏輯作討論而只介紹傳送一個(gè)數據塊的邏輯。 狀態(tài)機共定義了7個(gè)狀態(tài)，各種狀態(tài)的轉換關(guān)系見(jiàn)圖3。 在論述狀態(tài)機的工作過(guò)程之前，先就影響狀態(tài)機狀態(tài)轉換的一些信號作說(shuō)明。 Reset信號就是CY7C09449的引腳RSOUTD輸出的信號，它由低到高的轉變將啟動(dòng)FPGA進(jìn)行一次數據采集。 FifoEmpty信號是由FIFO模塊提供的，用來(lái)指示FIFO是否為空，它為1時(shí)表示FIFO是空的，沒(méi)有數據要傳輸，否則表示FIFO內有數據等待傳輸。 RdyOut信號是CY7C09449的引腳RDY OUT提供的信號，它用來(lái)指示CY7C09449的局部總線(xiàn)是否準備好數據傳輸。當RdyOut為高電平，表示CY7C09449的局部總線(xiàn)已經(jīng)準備好數據傳輸，反之表示CY7C09449的局部總線(xiàn)未準備好數據傳輸。 Last信號是用來(lái)指示將要寫(xiě)的數據是否為本次突發(fā)傳輸要寫(xiě)的最后一個(gè)數據。這個(gè)信號由局部總線(xiàn)控制模塊內部產(chǎn)生。局部總線(xiàn)控制模塊內部有一個(gè)計數器，當準備一次突發(fā)傳輸的時(shí)候，就將要傳送的數據長(cháng)度放入這個(gè)計數器內，每傳送一個(gè)雙字數據計數器的值就減去1，當且僅當計數器的值等于l的時(shí)候Last就為高電平。 現在就狀態(tài)機的工作過(guò)程作簡(jiǎn)要說(shuō)明： 當Reset由0轉變到l時(shí)就啟動(dòng)一次數據傳輸。狀態(tài)機首先進(jìn)入T1寫(xiě)地址狀態(tài)。 狀態(tài)機在T1寫(xiě)地址狀態(tài)將本次數據傳輸存放在CY7C09449內SRAM的起始地址及有關(guān)控制信號送到局部總線(xiàn)上。T1狀態(tài)之后無(wú)條件進(jìn)入T2等待讀FIFO數據狀態(tài)。 在T2等待讀數據狀態(tài)，如果FifoEmpty=1，將繼續等待，如果FifoEmpty=0，將進(jìn)入T3讀FIFO狀態(tài)。 在T3讀FIFO數據狀態(tài)，狀態(tài)機發(fā)出有效的讀FIFO控制信號，如果從FIFO讀取的數據是最后一個(gè)將要寫(xiě)入CY7C09559的數據，那么就進(jìn)入狀態(tài)T5，否則進(jìn)入狀態(tài)T4。 T4等待寫(xiě)并可能讀狀態(tài)是很關(guān)鍵也很復雜的狀態(tài)，在這個(gè)狀態(tài)下影響狀態(tài)機行為的信號比較多。在圖3中，確定T4狀態(tài)的下一個(gè)狀態(tài)的條件被標上序號，序號小的條件是被優(yōu)先考慮的條件。滿(mǎn)足條件(1)，RdyOut=0，表示CY7C09449沒(méi)有準備好數據傳輸，所以要仍在狀態(tài)T4繼續等待。不滿(mǎn)足條件(1)，滿(mǎn)足條件(2)，FifoEmptV=1是表示CY7C09449已經(jīng)準備好數據傳輸，同時(shí)FIFO是空的，所以下一個(gè)狀態(tài)要進(jìn)入T2等待讀FIFO數據狀態(tài)。不滿(mǎn)足條件(1)、(2)，滿(mǎn)足條件(3)表示CY7C09449已經(jīng)準備好數據傳輸，同時(shí)FIFO非空，同時(shí)將要傳輸的數據是本次傳輸的最后一個(gè)數據，所以要下一個(gè)狀態(tài)要進(jìn)入狀態(tài)T5等待寫(xiě)最后一個(gè)數據。滿(mǎn)足條件(4)，也就是不滿(mǎn)足條件(1)、(2)、(3)，表示本次往CY7-C09449寫(xiě)了一個(gè)數據、又從FIFO讀了一個(gè)數據且不是最后一個(gè)要寫(xiě)的數據，所以下一個(gè)狀態(tài)仍舊是T4。 在T5等待寫(xiě)最后一個(gè)數據狀態(tài)，當RdyOut=0表不CY7C09449沒(méi)有準備好數據傳輸，所以要繼續等待。否則表示最后一個(gè)數據已經(jīng)可以寫(xiě)入CY7C09449，所以下一個(gè)狀態(tài)要進(jìn)入T6空閑態(tài)。 在T6空閑狀態(tài)如果Reset=1就仍舊在空閑狀態(tài)，否則進(jìn)入T0復位狀態(tài)。 狀態(tài)機在每種狀態(tài)下要發(fā)出各種控制信號。有控制FIFO的Fif0Read信號，控制CY7C09449局部總線(xiàn)的Select、Strobe、Write和Blast信號。從這些信號的名稱(chēng)就可以知道它們的作用，這里不再贅述。 局部總線(xiàn)控制邏輯通過(guò)使用同步數據傳輸控制方式，支持突發(fā)傳輸，加快了數據傳輸速度。 5 驅動(dòng)程序設計 PC使用的操作系統是WindowsXP，軟件設計開(kāi)發(fā)環(huán)境使用的工具包括WindowsXP DDK、Driver Studio2．7和VC++6．0，以下著(zhù)重討論驅動(dòng)程序設計。 為了加快數據傳輸速度，驅動(dòng)程序使用DMA的方式把CY7C09449共享存儲區內的數據讀取到主機的存儲器內。 使用DMA數據傳輸方式，要申請用于存放數據的物理地址連續的內存空間，然后要獲取內存空間的物理地址和用戶(hù)空間地址。 首先在頭文件中創(chuàng )建如下對象： KDmaAdapter m_Dma； KCommonDmaBuffer m_Buffer； 然后在MyDriveDevice∷OnStartDevice(Klrp I)函數創(chuàng )建設備描述符結構體m_MiydeviceDescript，設備描述符結構體各個(gè)域的設置如下： 將UserSIpaceAddress傳遞給應用程序，則應用程序就可以訪(fǎng)問(wèn)存放數據的內存空間了。 FPGA在每傳送給CY7C09449一塊2k雙字的數據后就通過(guò)CY7C09449的引腳IRQ_IN向主機發(fā)送中斷請求。在主機的中斷服務(wù)程序中用m_Me-morjPhyPhysicalAddress設置CY7C09449的DMA3E機物理基地址寄存器，然后設置DMA局部基地址寄存器、DMA長(cháng)度寄存器來(lái)配置數據傳輸的源地址地址和數據長(cháng)度，然后再寫(xiě)CY7C09449的DMA控制寄存器來(lái)啟動(dòng)DMA傳輸。在所有數據塊傳輸完畢，主機中斷服務(wù)程序發(fā)送給應用程序一個(gè)消息，這時(shí)應用程序就可以通過(guò)UserSpaceAddress訪(fǎng)問(wèn)接收到的數據了。 6 結論 在高速數據采集卡的設計中FPGA對局部總線(xiàn)的控制邏輯由于采用了同步數據傳輸控制方式使得局部總線(xiàn)的最高傳輸速度可達200Mb／s。在WindowsXP下的驅動(dòng)程序設計使用了DMA數據傳輸方式，提高了數據存儲速度。高速數據采集卡可以達到80Mb／s的數據采集速度，設備運行穩定，達到了設計要求。 |
