|
來(lái)源：TechNews 晶圓代工龍頭臺積電7納米制程再邁進(jìn)一步，11日宣布，與旗下客戶(hù)包括Xilinx(賽靈思)、ARM(安謀國際)、Cadence Design Systems(益華電腦)等公司聯(lián)手打造全球首款加速器專(zhuān)屬快取互聯(lián)一致性測試芯片(Cache Coherent Interconnect for Accelerators,CCIX)。 該測試芯片旨在提供概念驗證的硅芯片，展現CCIX的各項功能，證明多核心高效能ARM CPU能透過(guò)互聯(lián)架構和芯片外的FPGA加速器同步運作。該芯片將采用臺積電的7納米FiNFET制程技術(shù)，將于2018年正式量產(chǎn)。 臺積電表示，由于電力與空間的局限，數據中心各種加速應用的需求也持續攀升。像是大數據分析、搜尋、機器學(xué)習、無(wú)線(xiàn)4G/5G網(wǎng)絡(luò )連線(xiàn)、全程在存儲器內運行的資料庫處理、影像分析、以及網(wǎng)絡(luò )處理等應用，都能透過(guò)加速器引擎受益，使數據在各系統元件間無(wú)縫移轉。無(wú)論資料存放在哪里，CCIX都能在各元件端順利存取與處理資料，不受資料存放位置的限制，亦不需要復雜的程式開(kāi)發(fā)環(huán)境。 CCIX可充分運用既有的服務(wù)器互聯(lián)基礎設施，還提供更高的頻寬、更低的延遲、以及共用快取存儲器的資料同步性。這不僅大幅提升加速器的實(shí)用性以及資料中心平臺的整體效能與效率，亦能降低切入現有服務(wù)器系統的門(mén)檻，以及改善加速系統的總體擁有成本(TCO)。 這款采用臺積電7納米制程的測試芯片將以ARM最新DynamIQ CPUs為基礎，并采用CMN-600互聯(lián)芯片內部匯流排以及實(shí)體物理IP。為驗證完整子系統，Cadence還提供關(guān)鍵輸出入埠(I/O)以及存儲器子系統，其中包括CCIX IP解決方案(控制器與實(shí)體層)、PCI Express?4.0/3.0(PCIe 4/3)IP解決方案(控制器與實(shí)體層)、DDR4實(shí)體層、包括I2C、SPI、QSPI在內的周邊IP、以及相關(guān)的IP驅動(dòng)器。 未來(lái)，合作廠(chǎng)商運用Cadence的驗證與實(shí)體設計工具實(shí)現測試芯片。測試芯片透過(guò)CCIX芯片對芯片互聯(lián)一致協(xié)定，可連線(xiàn)到Xilinx的16納米Virtex UltraScale+FPGA。測試芯片預計于2018年第1季初投片，量產(chǎn)芯片預訂于2018下半年開(kāi)始出貨。 |
