|
作者：一博科技 高速串行信號與并行信號相比，最主要的就是通信方式的改進(jìn)，這種通信方式又叫自同步方式，也即兩塊芯片之間通信，其中發(fā)送芯片產(chǎn)生的數據流同時(shí)包括數據和時(shí)鐘信息，如下圖所示。 要實(shí)現上圖所示的通信，在芯片內部還有更加詳細的一些要求及模塊來(lái)操作，具體實(shí)現可以參考下圖所示模塊框圖。 這些最主要的模塊包括串行器（也有叫串化器）、時(shí)鐘數據恢復（CDR）、解串器以及[size=1em]均衡器等。這樣的設備與源同步接口不同，因為接收機設備包含時(shí)鐘和數據恢復（CDR）電路，其基于信號的跳變沿來(lái)動(dòng)態(tài)地確定數據信號的最佳采樣點(diǎn)。 換句話(huà)說(shuō)，從數據中直接提取時(shí)鐘信息，而不是依賴(lài)于單獨的時(shí)鐘。本篇我們主要來(lái)簡(jiǎn)單介紹前面三種必要的模塊，均衡器會(huì )在后續的內容中介紹。 串行器要實(shí)現的功能就是并串轉換，簡(jiǎn)單來(lái)說(shuō)就是將原本并行的數據轉換成串行的數據。目前有兩種主要的并串轉換方式——可裝載移位寄存器和回轉選擇器。這些方法的簡(jiǎn)單邏輯如下圖所示。 解串器的功能正好和串行器的功能及步驟相反，那就是將串行的信號又重新轉換成并行信號，又叫串并轉換，下面是簡(jiǎn)單的邏輯圖。 時(shí)鐘數據恢復（CDR）顧名思義就是將數據流里面的數據和時(shí)鐘在接收端恢復出來(lái)，說(shuō)起來(lái)感覺(jué)很簡(jiǎn)單的樣子，但實(shí)際上如下圖所示時(shí)鐘恢復過(guò)程無(wú)法產(chǎn)生一個(gè)共用時(shí)鐘或者同數據一起發(fā)送的時(shí)鐘。作為替代，由鎖相環(huán)（PLL）合成出一個(gè)與輸入串行信號的時(shí)鐘頻率一致的時(shí)鐘，也即PLL能根據參考時(shí)鐘和輸入信號來(lái)產(chǎn)生鎖定于輸入信號的新時(shí)鐘，所以PLL對于Serdes的接收也是至關(guān)重要的。 這就是我們的串行信號，呈現出來(lái)的確實(shí)是比較簡(jiǎn)單，無(wú)非就是幾對差分線(xiàn)路，但內部的操作卻非常復雜。雖然簡(jiǎn)化了[size=1em]PCB設計，但對芯片的設計挑戰巨大，因為有更多的模塊集成在芯片內部了，這個(gè)對于我們PCB這塊來(lái)說(shuō)是看不到的，相當于一個(gè)黑盒子，典型的少林寺掃地高僧，簡(jiǎn)直深藏不露啊。 |
