FPGA與數據結構

libaolin · 發(fā)表于 2011-3-20 20:20:24

想做好fpga的verilog編程及NOIS 擁有好的數據結構與算法知識是不是必須的？

rinllow5 · 發(fā)表于 2011-3-21 00:10:10

謝謝�。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。�！

忘情天書(shū) · 發(fā)表于 2011-3-21 11:32:24

是必須的。遺憾的是，因為FPGA的特殊性，所以你的數字電路知識（也要有點(diǎn)模擬知識）也是必須的，而且你得要軟件的思想去實(shí)現硬件，或者說(shuō)用硬件的電路去實(shí)現軟件意思，不然的話(huà)老會(huì )出現些小問(wèn)題。

shalione · 發(fā)表于 2011-3-21 18:48:41

軟硬件都得具備��！

as125876580 · 發(fā)表于 2011-3-22 17:55:51

先用matlab進(jìn)行仿真，在將M語(yǔ)言改寫(xiě)成C，在把C改寫(xiě)成Verilog。。。
呵呵這么考慮的話(huà)，是都要學(xué)習。。

christine1225 · 發(fā)表于 2011-3-22 22:56:27

當然了

dy031 · 發(fā)表于 2011-3-23 13:38:54

不是的，邏輯思維能力和算法才是關(guān)鍵

smiledog4 · 發(fā)表于 2011-4-26 09:21:36

真是要軟硬兼施才行啊

ohmydog · 發(fā)表于 2011-4-26 09:36:30

硬件意識最重要

rfxie · 發(fā)表于 2011-4-26 19:31:01

需要比較好的理論基礎才能深入

zhaohaixv168 · 發(fā)表于 2011-4-29 19:27:47

是必須的

mabo124 · 發(fā)表于 2011-5-2 21:49:30

數據結構是描述如何用0/1來(lái)描述物理世界的模型，并且按一定規則存儲到mem中，可看成是個(gè)靜態(tài)的描述；
就我個(gè)人理解ds和fpga沒(méi)有多大關(guān)系的，fpga實(shí)質(zhì)是在描述電路間的關(guān)系，從電路角度、動(dòng)態(tài)化、并行化描述一個(gè)數據的通路（當然這個(gè)數據其實(shí)還是0/1，只是描述層面不同而已，但不能混淆）；
至于nios更不一樣了，nios成了系統級角度，從系統角度描述數據的流向

lureny · 發(fā)表于 2011-5-3 10:08:47

當然是必須的

richedy · 發(fā)表于 2011-5-5 09:45:21

贊同

2611lab · 發(fā)表于 2011-5-5 11:41:16

表示不知道

2611lab · 發(fā)表于 2011-5-5 11:41:37

確實(shí)不知道

bill_pwx_bill · 發(fā)表于 2011-5-5 17:59:33

學(xué)習

hustwh · 發(fā)表于 2011-5-9 11:28:04

tong jie

wang04512008 · 發(fā)表于 2011-6-23 10:20:25

數據結構，計算機相關(guān)專(zhuān)業(yè)必修課

sagetom · 發(fā)表于 2011-6-24 10:37:46

NIOS，其實(shí)說(shuō)白了，也只是一個(gè)CPU而已，如果用他編程，和正常的嵌入式CPU開(kāi)發(fā)沒(méi)有多大區別，差別就在FPGA這塊，它可以自己定制任意外設。

[提問(wèn)] FPGA與數據結構

相關(guān)文章