|
賽靈思公司（Xilinx）近日同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件，或領(lǐng)域層面的（doman-specific）目標設計平臺。目標設計平臺是賽靈思公司幫助開(kāi)發(fā)人員在FPGA 設計時(shí)專(zhuān)注于產(chǎn)品創(chuàng )新與差異化的創(chuàng )新理念。據介紹，這些面向Virtex-6 和 Spartan-6 系列的開(kāi)發(fā)平臺可大幅縮短實(shí)現最佳系統性能所需的時(shí)間，同時(shí)還確保片上系統 (SoC) 開(kāi)發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理、DSP，以及構建要求高速串行連接功能的系統，為設計團隊提供了專(zhuān)門(mén)針對設計流程而精心優(yōu)化的工具套件、全功能 IP 以及適合設計人員專(zhuān)業(yè)技術(shù)領(lǐng)域的通用的目標參考設計。 賽靈思正在按計劃推出各個(gè)層面的設計平臺，如下圖所示。今年2月份，賽靈思推出了基礎設計平臺（base platform）。今后，該公司還將推出針對特定市場(chǎng)和應用的設計平臺。 
套件充分利用FPGA器件功能與ISE設計套件創(chuàng )新 此次推出的套件既支持利用 Virtex-6 系列 FPGA 面向高計算強度、高速、高密度 SoC 應用的設計開(kāi)發(fā)，也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的應用的設計開(kāi)發(fā)。每個(gè)套件都充分利用上述兩大 FPGA 系列內的重要功能，包括：帶有集成PCI Express 端點(diǎn)模塊的低功耗高速串行收發(fā)器、集成存儲器控制器，以及具有前加法器和先進(jìn)控制功能的高級高性能數字信號處理芯片。 ISE 設計套件 11.4版本對每個(gè)套件都提供支持，為Spartan-6 FPGA設計降低25%的運行時(shí)間，為之前發(fā)布的大型、復雜和高度使用的Virtex-6 SOC設計降低30%的運行時(shí)間。 所有套件配套提供可擴展的開(kāi)發(fā)板、全功能的領(lǐng)域專(zhuān)用 IP核、目標參考設計、設計樣例、完整的文檔和線(xiàn)纜等，使設計人員可立即啟動(dòng)開(kāi)發(fā)工作。經(jīng)全面驗證的目標參考設計是每個(gè)套件的核心，專(zhuān)門(mén)針對其支持的設計領(lǐng)域進(jìn)行了精心優(yōu)化，而且既可按其原樣直接使用，也可加以修改擴展后再使用�？蛻�(hù)還能獲得源代碼和仿真文件，用于在設計環(huán)境中構建自己的最終應用。 這些套件建立在今年早些時(shí)候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基礎評估套件的基礎之上，隨后賽靈思及其生態(tài)合作伙伴還將推出 DSP和市場(chǎng)專(zhuān)用開(kāi)發(fā)套件，如 2009 年11 月已推出的 Virtex-6 FPGA 廣播連接套件。 (詳情參見(jiàn)：www.xilinx.com/cn/press/V6bck ) 連接功能開(kāi)發(fā) 連接開(kāi)發(fā)套件包含目標參考設計，其將 FPGA 內的硬件模塊、賽靈思連接 IP 以及賽靈思聯(lián)盟計劃重要成員Northwest Logic公司的IP完美整合在一起，提供全面可擴展的 PCIe 到 XAUI 或千兆位以太網(wǎng)的橋接器�？蛻�(hù)可在 Virtex-6 FPGA 套件中選擇完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 標準的版本，調整 DMA 設置以?xún)?yōu)化系統帶寬，從外部 DDR3 存儲器中讀/寫(xiě)數據，并鏈接到系統環(huán)境中的全 XAUI接口。Spartan-6 FPGA 套件幫助設計人員利用完整授權的Northwest Logic DMA引擎IP，將完全符合 PCIe gen 1 標準的接口與千兆位以太網(wǎng)相鏈接。這兩款套件幫助設計人員測量系統帶寬，優(yōu)化設置，以降低主機系統環(huán)境的功耗與成本。預先加載的目標參考設計經(jīng)過(guò)精心優(yōu)化，可展示采用最高運行頻率達 250MHz的四個(gè)不同時(shí)鐘域的全功能連接系統。
賽靈思Virtex-6 FPGA ML605連接套件 嵌入式開(kāi)發(fā) 嵌入式開(kāi)發(fā)套件幫助軟件開(kāi)發(fā)人員利用與ISE 11.4嵌入式版本一起提供的賽靈思 SDK（軟件開(kāi)發(fā)套件）環(huán)境立即啟動(dòng)開(kāi)發(fā)工作。開(kāi)發(fā)人員能運行并修改作為目標參考設計一部分提供的代碼樣本，充分利用全面實(shí)施的 MicroBlaze 32 位 RISC 軟處理器內核和全套常見(jiàn)處理器外設，其中包括 UART、多端口存儲控制器 (MPMC)、閃存、三態(tài)以太網(wǎng) MAC (TEMAC)、通用 IP (GPIO)、I2C/SPI、定時(shí)器/中斷控制器及調試端口等。利用作為EDK （嵌入式開(kāi)發(fā)套件）環(huán)境一部分的外設庫，硬件設計人員可利用基礎系統構建商（BSP）工具修改參考設計，實(shí)現性能、功耗或資源優(yōu)化，進(jìn)一步擴展代碼，優(yōu)化主要功能，確保實(shí)施方案充分發(fā)揮 FPGA 資源的優(yōu)勢。
賽靈思 Virtex-6 FPGA ML605和Spartan-6 FPGA SP605開(kāi)發(fā)板 數字信號處理開(kāi)發(fā) 借助該數字信號處理開(kāi)發(fā)套件，運算和硬件開(kāi)發(fā)人員都能評估在最終應用中可用作構建塊的通用數字信號處理元件的性能及實(shí)施類(lèi)型。每款套件將包含一個(gè)針對 Virtex-6 和 Spartan-6 FPGA優(yōu)化的目標參考設計，并可利用 具有System Generator 設計環(huán)境的DSP IP和ISE 設計套件系統版本。 定價(jià)與供貨情況 Spartan-6 和 Virtex-6 FPGA嵌入式套件可開(kāi)始訂購，定價(jià)分別為 995美元和 2,495 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本、基于 Eclipse的軟件開(kāi)發(fā)環(huán)境以及不受限制的嵌入式IP。更多詳情，敬請訪(fǎng)問(wèn)：www.xilinx.com/cn/embedded。 針對Spartan-6 連接套件可立即訂購，定價(jià)為 2,495 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本。針對Virtex-6的連接套件將于 2010 年 1 月開(kāi)始預定，定價(jià)為 2,995 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本。更多詳情，敬請訪(fǎng)問(wèn)：www.xilinx.com/cn/connectivity。 針對Spartan-6 和 Virtex-6 的數字信號處理開(kāi)發(fā)套件將于 2010 年第一季度開(kāi)始可預定。更多詳情，敬請訪(fǎng)問(wèn)：www.xilinx.com/cn/DSP。 ISE 設計套件 11.4 將作為獨立產(chǎn)品另外提供，邏輯版本的起價(jià)為2,995 美元。ISE 設計套件 11.4包括針對Spartan-6 –1L和Spartan-6 –4以及Virtex-6 HXT -3的擴展器件速級支持，同時(shí)對兩大系列器件提供新的打包選擇�？蛻�(hù)可從賽靈思網(wǎng)站免費下載全功能 30 天評估版本。更多詳情，敬請訪(fǎng)問(wèn)：www.xilinx.com/cn/ISE。 |
