|
作者未知 隨著(zhù)學(xué)期期末的到來(lái)，我們三個(gè)月的實(shí)習也告一段落了，這次實(shí)習著(zhù)實(shí)應該感謝Karry 給了我們這樣一個(gè)難能可貴的機會(huì )。 在這三個(gè)月的時(shí)間里面，我從實(shí)際的設計中學(xué)到了很多關(guān)于集成電路設計的東西。其中很多是我們在學(xué)校根本就無(wú)法想象得到的，甚至有些就根本沒(méi)聽(tīng)說(shuō)過(guò)，但是，在實(shí)際設計中卻又要切切實(shí)實(shí)的用到。這三個(gè)月的時(shí)間里面真切的體會(huì )到了作為傳說(shuō)中的拿高薪的模擬集成電路設計工程師是那么的不容易。從一個(gè)菜鳥(niǎo)到一個(gè)可以隨心所欲的熟練模擬集成電路設計工程師需要有那么漫長(cháng)的路，是需要幾多春秋的積累才能達到的，而且，在真正從事要量產(chǎn)的集成電路的設計的時(shí)候需要考慮到的因素是我們在學(xué)校自己設計電路的時(shí)候不能想象得到的�？傊�，這三個(gè)月的實(shí)習，讓我們加深了對集成電路設計行業(yè)的認識，同時(shí)積累了一定的關(guān)于設計的經(jīng)驗，可以說(shuō)感受良多，收獲頗豐： 1、在學(xué)校的時(shí)候曾經(jīng)認為model 就是金科玉律，絕對不能去改動(dòng)里面的任何一個(gè)數據，而且在仿真之前要確保model 的正確性。但是去不知道如何通過(guò)有效的方法去確保它的正確性。實(shí)習的時(shí)候在micheal 的教導下知道了怎樣用代工廠(chǎng)提供的PCM（PCM 是代工廠(chǎng)給的測試數據，驗證工藝的）數據去測試晶體管的model 是否正確，并根據PCM 的數據修改model 中的Vth 以及u0 的值讓自己所用的model 符合代工廠(chǎng)的實(shí)際的工藝條件下的參數，具體測試方法是：調用一個(gè)單獨的NMOS 晶體管，將其寬長(cháng)比設置成PCM 上的值，然后連線(xiàn)使得Vds=Vgs、Vbs=Vs=0，然后在D 端加上PCM 上提供的電壓值。設置完成后檢測流過(guò)晶體管的電流Ids，看Ids 是否符合PCM 上所提供的實(shí)際工藝的測試值，如過(guò)符合，則證明現有的model 中的Vth 與代工廠(chǎng)的實(shí)際工藝相符。如果不相符則需要修改model 中的Vth 直到檢測到的Ids 與PCM 所提供的相等為止。對于PMOS 晶體管也是同理為之，這時(shí)候電壓是加在S 端的，當然檢測出來(lái)的電流為一個(gè)負值。需要說(shuō)明的一點(diǎn)是在做這個(gè)檢測的時(shí)候要采用的是DC 分析，而且最后查看的時(shí)候查看的靜態(tài)工作點(diǎn)的數據。 測完Vth 之后，不改變電路連接的情況下繼續測試u0 的正確性，所不同的是這時(shí)我們給晶體管加上的不是電壓源，而是電流源。按照PCM 參數上的值設置這時(shí)所加電流源的電流值，同樣采用DC 分析，查看靜態(tài)工作點(diǎn)的方法去查看此時(shí)的Vds 的值。調整model 中u0 的值讓這樣看到的Vds 的值與PCM 參數中給出的Vds 值相等。對于PMOS 晶體管也是同理的，只是這時(shí)要注意所加電流與NMOS 的方向相反，而其大小也要嚴格按照PCM 參數所給的電流值來(lái)設置。 在修改完u0 之后需要重新回去檢測第一步所測的Ids，因為u0 的改變會(huì )造成Ids 的改變，這時(shí)候需要再次調整Vth 的值來(lái)確保Ids 值的正確性，然后再反過(guò)來(lái)看第二步所測的Vds 的值是否改變，如改變再次調整u0 的值，如此反反復復，知道檢測的Ids、Vds 都滿(mǎn)足PCM 參數為止。此時(shí)的model 方能正確的反應代工廠(chǎng)中實(shí)際的工藝參數。 2、在做要投入生產(chǎn)的集成電路的設計的時(shí)候，對電路的反復5corner 仿真以及PVT 的排列組合仿真顯得尤其重要。 在做5corner 仿真的時(shí)候最好將需要改變的電壓、電阻、電容等參數設置成變量，在每個(gè)ADE state 中用變量的形勢設置出各自不同的值，在保存這個(gè)state的時(shí)候這些參數就得以保存了下來(lái)。這樣，可以避免每次做不同的corner 仿真的時(shí)候回到電路去修改相應的參數。如果每次都回去電路之中修改參數的話(huà)，浪費時(shí)間不說(shuō)，在電路中需要改變的參數比較多而且電路的拓撲結構比較復雜的情況下非常容易出錯，從而導致非常嚴重的后果。我們這樣設置成變量隨著(zhù)state 保存下來(lái)，在以后需要對某一個(gè)corner 跑仿真的時(shí)候就可以直接調用state，而不需要去重新設置任何數據，這樣還保證了前后仿真所對應的電路參數設置的嚴格一致性。 在學(xué)校我們只知道按照常規設置tt 下的PVT 參數，實(shí)習才知道，5corner 中的每一個(gè)corner 都對應不同的PVT 參數。具體設置為： tt：典型電壓值、室溫、典型電阻值、典型電容值； ff：高壓、高溫、小電阻、小電容； ss：低壓、低溫、大電阻、大電容； fs：高壓、低溫、大電阻、小電容； sf：低壓、高溫、小電阻、大電容。 這兒的典型電壓值是所設計芯片平常所工作的電壓值，而高壓、低壓則是芯片可能處于的最高、最低電壓值，是芯片工作的極端電壓環(huán)境。室溫并非我們通常所說(shuō)的室溫27 攝氏度，因為芯片工作的時(shí)候都或多或少的會(huì )發(fā)熱，而且不能及時(shí)的散發(fā)出去，所以芯片一般所處的溫度要比我們平常所說(shuō)的室溫高一些，具體高多少這得考設計人員根據芯片類(lèi)型、封裝類(lèi)型、工作環(huán)境等具體情況而定。 所謂的大電阻、電容，小電阻、電容則指的是典型電阻、電容值的基礎上±30%所得到的電阻、電容值。 做完5corner 之后為了讓芯片處于更多的極端環(huán)境都能正常工作，還需要做PVT 排列組合仿真。具體是在每一個(gè)corner 下做電壓、溫度、電阻、電容兩個(gè)極端的排列組合仿真，按照以上多給的四個(gè)參數排列組合，每一個(gè)corner 需要做16 次仿真。對于5 個(gè)corner 那我們對一個(gè)電路需要進(jìn)行80 次仿真，針對如此之多的仿真次數，而且是一個(gè)corner 下就有16 才仿真，我們可以在特定corner 下使用參數掃描的方式來(lái)對四個(gè)參數進(jìn)行掃描，這樣可以一次性得到16 次仿真的結果，可以節約很多時(shí)間。 之所以要在做5corner 仿真的時(shí)候設置如此多的電路參數、工作環(huán)境的變化以及做PVT 的排列組合仿真，是為了讓仿真更接近現實(shí)芯片所工作的環(huán)境，而且是保證做仿真的時(shí)候讓芯片在如此極端環(huán)境下都能正常工作，這是提高流片成功率的基本保障。 3、在做整體電路仿真之前應該另外新建一個(gè)library，用專(zhuān)門(mén)的testbench 來(lái)仿真整體電路和一些重要的block。做這些專(zhuān)門(mén)的testbench 的目的首先可以模仿整體電路和一些重要block 所處的具體工作環(huán)境，比如負載、電路寄生參數等等，這樣有利于對電路的仿真更貼近于實(shí)際芯片。其次，我們做的這個(gè)testbench 是要求仿真電路中只有一些外圍電路，而主體電路是去調用設計library 中的一些已經(jīng)確定的電路的symbol。這樣可以保證我們的設計library 中的電路一經(jīng)確定，我們在仿真的時(shí)候不會(huì )對原有電路輕易造成改變，保證設計好了的電路的固定性。另外，做專(zhuān)門(mén)的testbench 來(lái)進(jìn)行仿真還可以保證設計好了的電路可以直接用于與layout 的LVS，而不是在原有電路中加上很多信號源、外圍電路等給LVS造成不必要的麻煩。 4、數字電路中為了提高電路的整體驅動(dòng)能力，在電路最終輸出端必須加上輸出buffer。輸出buffer 可以由一串反相器構成，這些反相器的尺寸即寬長(cháng)比是逐級增大的，接pad 的那以個(gè)反相器的尺寸最大。 在學(xué)校我們都習慣了用晶體管連接成電阻模式對電源電壓進(jìn)行分壓來(lái)得到電路中所需要的一些不是電源電壓的偏置電壓。然而這樣的偏置電路用到實(shí)際芯片之中是極其不穩定的，為了得到穩定的偏置電壓，實(shí)際芯片中通常采用由電流鏡構成的復雜的偏置電路，這樣的偏置電路一般要求所提供的偏置電壓能獨立于溫度和供電電源電壓，也就是說(shuō)偏置電路所提供的電壓受溫度和供電電源電壓的影響微乎其微，可以忽略不計。 對于模擬集成電路中的基本電路——運放，運放的輸出級需要特別注意他的負載能力，如果輸出采用共源共柵放大，我們可以通過(guò)增大負載管的尺寸來(lái)增加運放的負載能力，當然也可以用單獨的一級運放接成單倍放大的形勢來(lái)增加負載。對于運放做夠頻率補償是非常非常重要的，因為頻率補償不夠的運放用到電路中直接導致整個(gè)電路的不穩定，那么所有的設計工作都等于白費。 由幾級運放所組成的信號放大、濾波電路，如果將濾波電路放在最后一級，容易造成雜波信號經(jīng)前面放大電路的放大在最后一級濾波電路無(wú)法完全衰減而導致整個(gè)系統的不穩定。而且，前面未經(jīng)濾波的信號經(jīng)過(guò)放大級的時(shí)候容易使得雜波信號放大而有用信號被衰減，這樣有造成最終輸出得到的有用信號的放大倍數不夠。所以對于這樣的信號放大系統可以把濾波電路提前，rangt3 處于中間位置，這樣可以解決了雜波信號濾除不完全造成的系統不穩定和前面放大級對有用信號的衰減造成的整個(gè)系統對信號的放大倍數不夠這兩個(gè)問(wèn)題。 實(shí)習三個(gè)月，以上這些是印象很深的一些收獲，其實(shí)遠遠不止這些，有很多東西要到具體做事情的時(shí)候才能反應出來(lái)的。這次實(shí)習，增加了我人生的經(jīng)歷，為以后正式工作來(lái)了一個(gè)預演，也打下了堅實(shí)的基礎，積累了寶貴的經(jīng)驗，相信對下半年的找工作也應該有不小的幫助吧！ |
