|
前言 幾乎每一個(gè)電子設備，從智能手機到服務(wù)器，都使用了某種形式的RAM存儲器。盡管閃存NAND繼續流行(由于各式各樣的消費電子產(chǎn)品的流行)，由于SDRAM為相對較低的每比特成本提供了速度和存儲很好的結合，SDRAM仍然是大多數計算機以及基于計算機產(chǎn)品的主流存儲器技術(shù)。DDR是雙數據速率的SDRAM內存，已經(jīng)成為今天存儲器技術(shù)的選擇。DDR技術(shù)不斷發(fā)展，不斷提高速度和容量，同時(shí)降低成本，減小功率和存儲設備的物理尺寸。 隨著(zhù)時(shí)鐘速率和數據傳輸速率不斷增加和性能的提高，設計工程師必須保證系統的性能指標，或確保系統內部存儲器和存儲器控制設備的互操作性，存儲器子系統的模擬信號完整性已成為設計工程師越來(lái)越多重點(diǎn)考慮的問(wèn)題。許多性能問(wèn)題，甚至在協(xié)議層發(fā)現的問(wèn)題，也可以追溯到信號完整性問(wèn)題上。因此，存儲器的模擬信號完整性驗證已經(jīng)成為很多電子設計驗證關(guān)鍵的一步。 JEDEC(電子工程設計發(fā)展聯(lián)合協(xié)會(huì ))已經(jīng)明確規定存儲設備詳細測試要求，需要對抖動(dòng)、定時(shí)和電氣信號質(zhì)量進(jìn)行驗證。測試參數：如時(shí)鐘抖動(dòng)、建立和保持時(shí)間、信號的過(guò)沖、信號的下沖、過(guò)渡電壓等列入了JEDEC為存儲器技術(shù)制定的測試規范。但執行規范里的這些測試是一個(gè)很大的挑戰，因為進(jìn)行這些測試很可能是一個(gè)復雜而又耗時(shí)的任務(wù)。擁有正確的工具和技術(shù)，可以減少測試時(shí)間，并確保最準確的測試結果。在本應用文章中，我們將討論針對存儲器測試的解決方案，這個(gè)方案能夠幫助工程師戰勝挑戰和簡(jiǎn)化驗證過(guò)程。 信號的獲取和探測 存儲器驗證的第一個(gè)難點(diǎn)問(wèn)題是如何探測并采集必要的信號。JEDEC標準規定的測試應在存儲器元件的BGA(球柵陣列結構的PCB)上。而FBGA封裝組件包括一個(gè)焊球連接陣列(這是出于實(shí)際目的)，無(wú)法進(jìn)入連接，如何進(jìn)行存儲器的探測呢？ 一種解決方案是在PCB布線(xiàn)過(guò)程中設計測試點(diǎn)，或探測存儲器元件板的背面的過(guò)孔。雖然這些測試點(diǎn)沒(méi)有嚴格在“存儲器元件附近”，PCB走線(xiàn)長(cháng)度一般都比較短，對信號衰減的影響很小。當使用這種方法探測時(shí)，信號完整性通常是相當不錯的，可以進(jìn)行電氣特性的驗證。 
圖1 DDR3雙列直插內存模塊(DIMM)“背面”的測試點(diǎn) 對于這種類(lèi)型應用，可以使用手持探頭，但是在多個(gè)探頭前端和測試點(diǎn)同時(shí)保持良好的電接觸非常困難。 考慮到有些JEDEC的測量要求三個(gè)或更多的測試點(diǎn)，加上其他信號如芯片選擇信號、RAS和CAS可能需要確定存儲器狀態(tài)，許多工程師常常選擇使用焊接式探頭進(jìn)行連接。 泰克公司開(kāi)發(fā)了一種專(zhuān)為這種類(lèi)型的應用設計的探測解決方案。P7500系列探頭有4～20GHz的帶寬，是存儲器驗證應用的選擇。圖2說(shuō)明了幾個(gè)可用的P7500系列探頭前端之一，這種探頭非常適合存儲器驗證的應用。這些微波同軸”前端在需要多個(gè)探測前端進(jìn)行焊接情況時(shí)提供了有效的解決方案，同時(shí)提供優(yōu)秀的信號保真度和4GHz帶寬，足已滿(mǎn)足存儲器DDR3@1600MT/s的測試需求。
圖2 P7500系列微波同軸探頭焊接到DIMM上 P7500系列探頭針對存儲器測試應用的另一個(gè)優(yōu)點(diǎn)是泰克專(zhuān)有的TriMode(三態(tài))功能。這種獨特的功能允許探頭不但可以測試+和-差分信號，又可以測試單端信號。使用探頭前端的三個(gè)焊接連接，用戶(hù)就可以使用探頭上控制按鈕或在示波器菜單來(lái)對差分和單端探測模式之間進(jìn)行切換。使用焊接探頭的+連接到單端數據或地址線(xiàn)，使用焊接探頭的-連接到另一相鄰線(xiàn)。然后用戶(hù)可以使用一個(gè)探頭，通過(guò)兩個(gè)單端測量模式之間切換，很容易地測量其中任何兩個(gè)信號。
圖3 P7500三態(tài)前端連接 然而，很多情況下通過(guò)背面過(guò)孔探測信號可能不是一種好的選擇。使用嵌入式存儲器設計，存儲器元件背面可能沒(méi)有可用的板上空間。甚至很多標準的DIMM，在板的兩面都有存儲器元件，以增加存儲密度。這種情況下，測試工程師怎樣才能探測到測試點(diǎn)呢？ 幸運的是，即使這樣情況，現在也有探測解決方案。泰克公司與Nexus科技公司合作開(kāi)發(fā)了所有標準DDR3和DDR2存儲器設備轉接板內插板組件。這些轉接板內插板使用插槽代替存儲器元件連接到被測設備。在轉接板有探測的測試點(diǎn)，然后對齊到插槽上的位置。存儲器元件再插到轉接板上。圖4是這種“連接”的示意圖。
圖4 DDR轉接板內插板組件 Nexus轉接獨特的特點(diǎn)是使用專(zhuān)有插座和保留了每一個(gè)焊料的組成部分。這使得更換轉接板和存儲器元件時(shí)不需要重新焊接，從而增加了靈活性，同時(shí)也降低了由于多次焊接操作帶來(lái)不穩定的電氣連接的風(fēng)險。 轉接板內插板嵌入了小型隔離電阻，盡可能接近存儲器的BGA焊盤(pán)。這些電阻與P7500系列探頭前端電網(wǎng)絡(luò )完全匹配，確保良好的信號保真度。 執行JEDEC一致性測試 如前所述，JEDEC規范為存儲器技術(shù)的一致性測試制定了具體的測試技術(shù)。這些測試包括參數測試，例如，時(shí)鐘抖動(dòng)、建立和保持時(shí)間、過(guò)渡電壓、信號過(guò)沖和下沖、斜率，以及其他電信號質(zhì)量測試。這些指定的測試項目不僅多，而且使用通用的測試工具，測試非常復雜。 以斜率測量為例，在數據、選通信號、控制信號上必須測量斜率，然后斜率用于計算調整，如建立和保持定時(shí)測量通過(guò)/失敗的極限測試。然而，如何進(jìn)行斜率測量的細節是取決于被測信號的。 由于JEDEC指定測量方法、參考電平、合格/不合格極限測試等的復雜性，如果有一個(gè)應用程序對DDR測試制定測量工具，那么，使用這樣的實(shí)用工具，就可以確保測量的正確配置和消除許多時(shí)間的設置。 DDR分析軟件 泰克實(shí)時(shí)示波器中的選件DDRA（DPO的泰克實(shí)時(shí)示波器/DSA70000系列，MSO70000系列，DPO7000系列）是一個(gè)軟件工具，用于DDR設備測試設置和自動(dòng)化測試。DDRA提供的符合JEDEC規范的廣大的測量設置，但對于非標準設備或系統工程，用戶(hù)也可以選擇自定義多個(gè)設置完成測量任務(wù)。目前此軟件選件支持六種不同的DDR技術(shù)：DDR、DDR2、DDR3、LPDDR、LPDDR2和GDDR3。 選件DDRA連同泰克示波器上的另外兩個(gè)軟件：高級搜索&標記（選件ASM，上面已描述）和DPOJET抖動(dòng)和眼圖分析工具，這三個(gè)工具結合在一起使用，建立了一個(gè)強大、靈活且易使用的DDR測試和調試套件。 DDRA菜單界面有五個(gè)步驟，這五個(gè)步驟通過(guò)選擇過(guò)程引導用戶(hù)。在這里，用戶(hù)選擇DDR類(lèi)型進(jìn)行測試（DDR、DDR2等）和存儲器的速度等級。這個(gè)例子中，下拉選擇框顯示了覆蓋所有的DDR標準測試，也可以對速率達到1600MT/s的DDR3進(jìn)行測試。除了默認選擇，用戶(hù)可以輸入用戶(hù)自定義速度設置，使得軟件容易適應未來(lái)技術(shù)發(fā)展。一旦DDR類(lèi)型和數據速率被選中，DDRA自動(dòng)配置用于測量正確電壓參考。這里會(huì )再次出現“用戶(hù)定義”設置，允許用戶(hù)不用JEDEC的默認值和輸入用戶(hù)自定義的Vdd和Vref值（如果需要）。
圖5 DDRA結果界面顯示了兩個(gè)結果圖 第2步允許用戶(hù)選擇執行哪個(gè)測量�？捎玫臏y量通過(guò)下拉菜單選擇，這些選項根據信號和探測連接。例如，時(shí)鐘的測量都歸入一個(gè)“時(shí)鐘”下拉菜單中。讀測量、寫(xiě)測量和地址/命令測量都被分到各自的下拉菜單。 DDRA菜單界面的步驟3、4和5將引導用戶(hù)對所需的信號進(jìn)行探測，并提供自定義或調整參數的設置（如測量參考電平）。 一旦設置完成，用戶(hù)選擇運行 數字和模擬聯(lián)合觀(guān)測 如前所述，有很多方法去探測DDR信號，從轉接內插板到焊接探頭的前端。首先需要監測多路數字信號，然后發(fā)現信號完整性問(wèn)題，再增加一個(gè)探頭查看其模擬信號的波形，這就是所謂的“雙探測“，這是一個(gè)常見(jiàn)的調試方法。這種探測方法會(huì )影響被測信號的阻抗，同時(shí)使用兩個(gè)探頭會(huì )增加信號的負載效應，使信號的上升時(shí)間和下降時(shí)間、幅度和噪聲性能變差。
圖6 iCapture結構
圖7 iCapture顯示了芯片選擇線(xiàn)的模擬和數字聯(lián)合觀(guān)測 MSO70000的iCapture功能可以看到時(shí)間相關(guān)的數字和模擬信號，避免了雙探頭探測的額外負載電容和建立時(shí)間。16個(gè)數字通道中的任一通道的信號可以切換到示波器的模擬信號采集來(lái)觀(guān)測，從而提供一個(gè)時(shí)域相關(guān)的數字和模擬信號同時(shí)觀(guān)測。圖7顯示了驗證GDDR5的設計中片選線(xiàn)的一個(gè)簡(jiǎn)單例子。在采集數字信號時(shí)，這可以幫助確保正確的邏輯門(mén)限電平，或驗證信號完整性更準確。 總結 在本應用文章中，描述了與DDR相關(guān)的許多測試挑戰，并提出了驗證和調試存儲器設計的工具。關(guān)于DDR測試的更多細節，請訪(fǎng)問(wèn)JEDEC的網(wǎng)站http://www.jedec.org/或http://www.memforum.org/index.asp，可以找到詳細的DDR規范、白皮書(shū)，和其他輔助材料，也可以登錄www.tektronix.com/memory，查找關(guān)于DDR測試的更多信息。 作者：泰克科技公司 孫志強 |
