|
數據采集在現代工業(yè)生產(chǎn)及科學(xué)研究中的重要地位日益突出，對實(shí)時(shí)高速數據采集的要求也不斷提高。在信號測量、圖像處理、音頻信號處理等一些高速、高精度的測量中，都要求進(jìn)行高速、高精度的數據采集。這就對數據采集系統的設計提出兩個(gè)方面的要求：一方面，要求接口簡(jiǎn)單靈活且有較高的數據傳輸率；另一方面，由于數據量通常都較大，要求主機能夠對數據做出快速反應，并及時(shí)分析和處理。 實(shí)現數據采集與傳輸，可選擇如下3種方法： ①使用傳統的串／并口。傳統的串口(如RS232)，其傳輸速率為幾十kb／s到100 kb／s，而系統所要求的數據傳輸速率很高，而且還要實(shí)現數據的采集與傳輸同步進(jìn)行，串口的速率遠遠達不到實(shí)時(shí)要求；對于并口，雖然它的傳輸速率可達到1 Mb／s以上，但由于探測器與主機相距較遠，因此走線(xiàn)比較復雜。 ②采用通用的高速數據采集卡。高速數據采集卡(如ISA或PCI卡)雖然在數據存取速度上可滿(mǎn)足系統要求，但仍然存在很多缺點(diǎn)，比如安裝復雜，價(jià)格昂貴，兼容性不好，受計算機插槽數量、地址和中斷資源的限制，可擴展性較差等。 ③使用USB2．0通用串行接口總線(xiàn)。USB接口是一種重要的計算機外設接口，它支持熱插拔和即插即用，使用非常方便。USB2．0支持高達480 Mbps的數據傳輸速率。USB接口可實(shí)現計算機與多個(gè)外圍設備的簡(jiǎn)單、高速互聯(lián)，將USB技術(shù)應用于數據采集是非常適合的。經(jīng)綜合考慮，本文選擇采用 USB2．0接口來(lái)完成對數據的采集與傳輸。 1 數據采集和傳輸系統方案設計 數據采集和傳輸系統主要由3部分組成，USB2．0通道、FPGA和A／D轉換器組成，如圖1所示。 
CY7C68013是Cypress公司推出的EZ-USB FX2系列智能USB接口芯片。其作用是將主機所發(fā)送的命令序列經(jīng)USB2．0端口輸出，實(shí)現對數據采集系統的控制；同時(shí)把A／D轉換器采集的數據以高速的數據序列形式發(fā)送到主機。其中，USB2．0端口提供一個(gè)能和計算機連接的數據傳輸接口。 FPGA利用內部的SRAM提供數據輸入／輸出的雙緩沖功能。采用雙緩沖的原因同USB中的大端點(diǎn)所配置的雙緩沖類(lèi)似，均是防止數據的溢出和保證數據傳輸的連續性。本文選用Altera公司的CycIone系列芯片EP1C3T144。 A／D轉換器將所要采集的模擬量轉換成數字量，通過(guò)濾波和放大后，由FPGA接收、緩沖、存儲，經(jīng)USB2．0端口傳回至主機工作站。高速A／D轉換器采用轉換速率為20 MHz的MAX1425。
系統工作過(guò)程為：主機通過(guò)CY7C68013給數據采集系統一個(gè)采樣控制命令，存入FPGA的控制寄存器中。FPGA根據該命令向A／D轉換器發(fā)出相應控制信號。由于ADC采樣頻率為10 MHz，為和PC運行速度相匹配，在FPGA內部生成一個(gè)FIFO緩存器。A／D轉換器在FPGA的ADC接口控制電路控制下，把模擬信號轉換成數字信號，并將指定通道的采樣數據存入FPGA內部FIFO緩存。同時(shí)，FPGA的USB接口控制邏輯查詢(xún)CY7C68013是否空閑，如果空閑，那么由 FPGA的USB接口控制邏輯將指定通道的采樣結果，從FPGA內部FIFO緩存送入CY7C68013的內部FIFO。當內部的FIFO容量達到一定程度后，CY7C68013自動(dòng)將數據打包傳送到PC機。由于固件程序把CY7C68013設置為特定的自動(dòng)模式，因此CY7C68013把數據送往PC機期間的所有操作無(wú)需CY7C68013中CPU的干預，從而保證足夠的數據傳輸速率。采樣過(guò)程中FPGA的USB接口控制邏輯依次取走批量數據，在USB 接口打包傳送時(shí)A／D轉換持續進(jìn)行，FPGA內部FIFO也被持續寫(xiě)入轉換結果。 2 硬件設計 系統的硬件由A／D轉換電路、數據采集與傳輸控制電路和接口電路構成。 2．1 A／D轉換電路 A／D轉換電路是整個(gè)系統的重要組成部分。由低通濾波器、多路選擇開(kāi)關(guān)和A／D轉換器構成，如圖2所示。本文選用Maxim公司的A／D轉換芯片MAX1425。 8路模擬輸入信號分別經(jīng)過(guò)由運放THS4052構成的抗混疊低通濾波器去除高頻成分，防止信號產(chǎn)生“混疊現象”。1／8模擬信號選擇器根據來(lái)自FPGA板的地址碼，控制模擬信號選擇器74HC4051選通8路輸入中的1路到輸出端，送到A／D轉換器MAX1425將模擬信號轉換為數字信號。MAX1425 的控制信號由FPGA板提供，在控制信號的作用下以適當的時(shí)序完成轉換工作。 2．2 數據采集與傳輸控制電路 數據采集與傳輸控制電路的開(kāi)發(fā)工作主要集中在FPGA上。FPGA負責CY7C68013與ADC芯片之間的緩沖與控制，一邊與ADC接口，另一邊與USB接口，產(chǎn)生數據采集、通道切換、A／D轉換、FIFO所需的全部控制信號；實(shí)現對傳輸數據的緩存、讀／寫(xiě)控制、時(shí)鐘、輸出使能、端點(diǎn)的選擇，以及對ADC的控制等功能。 如圖3所示，數據采集與傳輸控制電路由FIFO、USB接口控制狀態(tài)機、ADC接口控制狀態(tài)機、三態(tài)門(mén)緩沖器、控制寄存器組幾部分構成。圖中，由右向左的寬箭頭表示數據流；FD[9：0]是與USB接口芯片連接的雙向數據總線(xiàn)；由左向右的寬箭頭表示傳送來(lái)自PC機的控制信號；單線(xiàn)箭頭表示輸入／輸出，以及 FPGA內部各個(gè)模塊間的控制信號線(xiàn)。
從數據流向看，數據在A(yíng)DC接口控制狀態(tài)機的協(xié)調下通過(guò)ADC接口送入FPGA的FIFO中。經(jīng)過(guò)FIFO的緩沖后，在USB接口控制狀態(tài)機的協(xié)調下，當 USB接口控制狀態(tài)機對三態(tài)門(mén)的輸出為高時(shí)，三態(tài)門(mén)開(kāi)啟，數據通過(guò)三態(tài)門(mén)傳輸到FPGA外部的USB接口；當對三態(tài)門(mén)的輸出為低時(shí)，三態(tài)門(mén)呈現高阻態(tài)，FPGA的這幾個(gè)引腳作為輸入引腳。此狀態(tài)下，來(lái)自PC機的控制信號通過(guò)CY7C68013從FD[15：0]送人FPGA中。在USB接口控制狀態(tài)機的控制下，來(lái)自PC機的控制信息存人控制寄存器組，并由ADC接口控制狀態(tài)機來(lái)控制送往FPGA外的ADC接口，作為對ADC的控制(如通道的選擇)。 2．3 接口電路 2．3．1 FPGA內的ADC接口模塊 MAX1425和74HC4051的控制信號都由FPGA產(chǎn)生，接口電路如圖4所示。
FPGA的工作時(shí)鐘為60 MHz，該時(shí)鐘經(jīng)過(guò)分頻后，提供20 MHz給MAX1425作為工作時(shí)鐘，同時(shí)也作為FP-GA內其他邏輯的工作時(shí)鐘。由FPGA內狀態(tài)機控制，當CS為低和ADC_Convst為高時(shí)，MAX1425進(jìn)入采樣保持狀態(tài)。當Clock的第一個(gè)上升沿到來(lái)，MAX1425開(kāi)始轉換。RD輸出為低時(shí)，MAX1425把轉換結果放到數據總線(xiàn)上，FPGA開(kāi)始讀入10位數據(FD[15：0]中的10～15六位數據線(xiàn)懸空，使數據線(xiàn)和A／D的位數匹配)。FPGA控制寄存器的Sel[2：O] 信號作為74Hc4051的通道選擇信號，從8路模擬輸入信號中選擇1路作為MAX1425的輸入。完成一次轉換后，當ADC_Convst：再次為高時(shí)，開(kāi)始下一輪轉換。 2．3．2 FPGA內的USB接口模塊
圖5是Slave模式下CY7C68013與FPGA的連接示意圖。中間是FPGA中USB接口模塊部分對應的信號。 2．3．3 FPGA內的USB接口控制狀態(tài)機 FPGA內USB接口控制狀態(tài)機的狀態(tài)轉移圖如圖6所示。共有6個(gè)狀態(tài)，復位信號的模式設置為異步復位。狀態(tài)機主要分為讀、寫(xiě)兩部分：讀取EP2中所包含的命令，存到FPGA的控制寄存器組中；將FPGA的FIFO中的數據讀出，寫(xiě)入EP6端點(diǎn)緩沖區。
該狀態(tài)機工作過(guò)程為： ①系統加電或復位后，狀態(tài)機進(jìn)入空閑狀態(tài)(idle)。 ②在空閑狀態(tài)下，當EP2不為空時(shí)進(jìn)入read_0狀態(tài)，從EP2中讀出PC機傳來(lái)的控制命令。隨后進(jìn)入read_1狀態(tài)，把命令存到FPGA內控制寄存器中，并把FPGA內的FIFO清空(fifo_ach1='1')，以準備存儲采樣數據。之后再回到idle狀態(tài)。 ③在空閑狀態(tài)下，當EP2為空(FX2_empty='0')，而FPGA的FIFO不為空(empty='0')，且EP6不滿(mǎn)時(shí)，進(jìn)入write_0 狀態(tài)。之所以要看EP2是否為空，是想優(yōu)先處理PC機通過(guò)EP2傳來(lái)的命令。在write_0狀態(tài)下，選中對CY7C68013的EP6操作 (ADDR=2'h2)，同時(shí)從FPGA內部的FIFO中讀出一個(gè)數據。之后進(jìn)入write_1狀態(tài)，把數據寫(xiě)入CY7C68013。然后進(jìn)入 write_2狀態(tài)，write_2狀態(tài)的輸出與idle狀態(tài)相同，目的是提供一個(gè)時(shí)鐘周期的延遲。因為FPGA工作于60 MHz的時(shí)鐘下，比CY7C68013快，所以加入一個(gè)延遲以保證可靠的數據傳輸。 3 軟件設計 如圖7所示，數據采集系統的軟件設計包括3部分；CY7C68013的固件程序、Windows平臺上USB設備驅動(dòng)程序和應用程序。在Windows操作平臺下，當有新的設備接入時(shí)，操作系統就會(huì )依據設備回送的有關(guān)信息自動(dòng)地調用相應的設備驅動(dòng)程序。當USB設備的設備驅動(dòng)程序裝載后，主機應用程序通過(guò) USB設備驅動(dòng)程序與系統USBDI(USB Device Interface)進(jìn)行通信，然后由系統產(chǎn)生USB數據的傳送動(dòng)作。固件則是運行在外設接口芯片中的代碼，用于響應各種來(lái)自系統的USB標準請求，完成各種數據的交換工作和事務(wù)處理。
固件架構實(shí)現了與USB兼容的外圍設備所需的基本功能。經(jīng)過(guò)鏈接(Iink)最小的描述符表文件，并對該架構作適當的修改或添加部分代，就可以構建出完全兼容的設備固件架構。通過(guò)鏈接Cypress公司所提供的子程序，就有可能逐漸地構建出完全兼容功能的設備。固件程序的流程如圖8所示。
4 結 論 基于FPGA和USB2．0的高速實(shí)時(shí)數據采集系統，采用計算機的USB接口作為數據傳輸接口。軟件設計工作包括MCU的固件程序設計、計算機上USB接口驅動(dòng)程序設計、計算機上應用程序設計等幾部分。MCU在FPGA和計算機之間起橋梁的作用，既要對USB接口進(jìn)行控制，實(shí)現與計算機的通信，接受計算機的控制，又要對它與FPGA的接口進(jìn)行設置和控制，還會(huì )與FPGA進(jìn)行對話(huà)以實(shí)現對FPGA的工作模式進(jìn)行設置。 作者：遼寧工程技術(shù)大學(xué) 李朋勃 張洪平 來(lái)源：《單片機與嵌入式系統》2009（9） |
