|
英特爾驅動(dòng)數據中心、邊緣和客戶(hù)端邁入下一個(gè)計算時(shí)代，直面未來(lái)工作負載和計算挑戰 在2021年英特爾架構日上，英特爾公司高級副總裁兼加速計算系統和圖形事業(yè)部總經(jīng)理Raja Koduri攜手多位英特爾架構師，全面介紹了兩種全新x86內核架構的詳情；英特爾首個(gè)性能混合架構，代號“Alder Lake”，以及智能的英特爾®硬件線(xiàn)程調度器；專(zhuān)為數據中心設計的下一代英特爾®至強®可擴展處理器Sapphire Rapids；基礎設施處理器（IPU）；即將推出的顯卡架構，包括Xe HPG微架構和Xe HPC微架構，以及Alchemist SoC, Ponte Vecchio SoC。 這些新架構將為即將推出的高性能產(chǎn)品注入動(dòng)力，并為英特爾的下一個(gè)創(chuàng )新時(shí)代奠定基礎，以滿(mǎn)足世界對高計算能力日益增長(cháng)的需求。 Raja Koduri強調了架構提升對于滿(mǎn)足這一需求的重要性：“架構是硬件和軟件的‘煉金術(shù)’。它將特定計算引擎所需的先進(jìn)的晶體管結合在一起，通過(guò)領(lǐng)先的封裝技術(shù)將它們連接，集成高帶寬和低功耗緩存，并在封裝中為混合計算集群配備高容量、高帶寬內存和低時(shí)延、可擴展互連，同時(shí)確保所有軟件無(wú)縫加速。隨著(zhù)桌面到數據中心的工作負載變得前所未有的密集、復雜、且多樣，今年公布的這些新突破也展示了架構將如何滿(mǎn)足對于更高計算性能的迫切需求�！� x86內核 能效核 全新的英特爾能效核微架構，曾用代號“Gracemont”，旨在面對當今多任務(wù)場(chǎng)景，提高吞吐量效率并提供可擴展多線(xiàn)程性能。此高能效x86微架構在有限的硅片空間實(shí)現多核任務(wù)負載，并具備寬泛的頻率范圍。該架構致力通過(guò)低電壓能效核降低整體功率消耗，為更高頻率運行提供功率熱空間。這也讓能效核提升性能，以滿(mǎn)足更多動(dòng)態(tài)任務(wù)負載。 能效核可以利用各種技術(shù)進(jìn)步，在不耗費處理器功率的情況下對工作負載進(jìn)行優(yōu)先級排序，并通過(guò)每周期指令數（IPC）改進(jìn)功能直接提高性能，這些功能包括： • 擁有5000個(gè)條目的分支目標緩存區，實(shí)現更準確的分支預測 • 64KB指令緩存，在不耗費內存子系統功率的情況下保存可用指令 • 英特爾的首款按需指令長(cháng)度解碼器，可生成預解碼信息 • 英特爾的簇亂序執行解碼器，可在保持能效的同時(shí)，每周期解碼多達6條指令 • 后端寬度（Wide Back End）具備5組寬度分配（Five-wide allocation）和8組寬度引退、256個(gè)亂序窗口入口和17個(gè)執行端口 • 支持英特爾®控制流強制技術(shù)和英特爾®虛擬化技術(shù)重定向保護等功能 • 實(shí)現了AVX指令集以及支持整數人工智能操作的新擴展 相比英特爾最多產(chǎn)的CPU內核Skylake，在單線(xiàn)程性能下，能效核能夠在相同功耗下實(shí)現40%的性能提升，或在功耗不到40%的情況下提供同等性能1。與運行四個(gè)線(xiàn)程的兩個(gè)Skylake內核相比，四個(gè)能效核所提供的吞吐量性能，能夠在功耗更低的情況下同時(shí)帶來(lái)80%的性能提升，而在提供相同吞吐量性能時(shí)，功耗減少80%。1 性能核 英特爾全新性能核微架構，曾用代號 “Golden Cove”， 旨在提高速度，突破低時(shí)延和單線(xiàn)程應用程序性能的限制。工作負載的代碼體積正在不斷增長(cháng)，需要更強的執行能力。數據集也隨著(zhù)數據帶寬的需求提升而大幅增加。英特爾全新性能核微架構帶來(lái)了顯著(zhù)增速同時(shí)更好地支持代碼體積較大的應用程序。 性能核擁有更寬、更深、更智能的架構： • 更寬：解碼器由4個(gè)增至6個(gè)，6μop 緩存增至8μop，分配由5路增至6路，執行端口由10個(gè)增至12個(gè) • 更深：更大的物理寄存器文件（physical register files），擁有512條目的重排序緩沖區 • 更智能：提高了分支預測準確度，降低了有效的一級時(shí)延，優(yōu)化了二級的全寫(xiě)入預測帶寬 性能核是英特爾有史以來(lái)構建的性能最高的CPU內核，并通過(guò)以下功能突破了低時(shí)延和單線(xiàn)程應用程序性能的極限： • 相比目前的第11代英特爾® 酷睿™ 處理器架構（Cypress Cove），在通用性能的ISO頻率下，針對大范圍的工作負載實(shí)現了平均約19%的改進(jìn)1 • 呈現出更高的并行性和執行并行性的增加 • 搭載英特爾®高級矩形擴展（AMX），內置下一代AI加速提升技術(shù)，用于學(xué)習推理和訓練。AMX包括專(zhuān)用硬件和新指令集架構，以明顯提高矩陣乘法運算 • 減少時(shí)延，對大型數據和代碼體積較大的應用程序提供更好的支持 客戶(hù)端 Alder Lake客戶(hù)端SoC 代號為“Alder Lake”的英特爾下一代客戶(hù)端架構是英特爾的首款性能混合架構，它首次集成了兩種內核類(lèi)型：性能核和能效核，以帶來(lái)跨越所有工作負載類(lèi)型的顯著(zhù)性能提升。Alder Lake基于 Intel 7制程工藝打造而成，支持最新內存和最快I/O。 Alder Lake將提供驚人的性能，支持從超便攜式筆記本，到發(fā)燒級，到商用臺式機的所有客戶(hù)端設備，它采用了單一、高度可擴展的SoC架構，提供三類(lèi)產(chǎn)品設計形態(tài)： • 高性能、雙芯片、插座式的臺式機處理器 ，具有領(lǐng)先性能和能效。支持高規格的內存和I/O • 高性能筆記本處理器，采用BGA 封裝，并加入圖像單元，更大的 Xe 顯卡和Thunderbolt 4 連接 • 輕薄、低功耗的筆記本處理器，采用高密度的封裝，配置優(yōu)化的I/O和電能傳輸 構建如此高度可擴展架構的挑戰，我們需要在不影響功率的情況下滿(mǎn)足計算和 I/O 代理對帶寬超乎尋常的需求。為了解決這一挑戰，我們設計了三種獨立的內部總線(xiàn)，每一種都采用基于需求的實(shí)時(shí)啟發(fā)式后處理方式。 • 計算內部總線(xiàn)可支持高達1000GBps——即每個(gè)內核或每集群100GBps，通過(guò)最后一級緩存將內核和顯卡連接到內存 o 具有高動(dòng)態(tài)頻率范圍，并且能夠動(dòng)態(tài)選擇數據路徑，根據實(shí)際總線(xiàn)結構負載而進(jìn)行時(shí)延和帶寬優(yōu)化 o 根據利用率動(dòng)態(tài)調整最后一級緩存策略——也就是“包含”或“不包含” • I/O內部總線(xiàn)支持可高達64 GBps，連接不同類(lèi)型的I/O和內部設備，能在不干擾設備正常運行的情況下無(wú)縫改變速度，選擇內部總線(xiàn)速度來(lái)匹配所需的數據傳輸量 • 內存結構可提供高達204 GBps的數據，并動(dòng)態(tài)擴展其總線(xiàn)寬度和速度，以支持高帶寬、低時(shí)延或低功耗的多個(gè)操作點(diǎn) 英特爾硬件線(xiàn)程調度器 為使性能核和能效核與操作系統無(wú)縫協(xié)作，英特爾開(kāi)發(fā)了一種改進(jìn)的調度技術(shù)，稱(chēng)之為“英特爾硬件線(xiàn)程調度器”。硬件線(xiàn)程調度器直接內置于硬件中，可提供對內核狀態(tài)和線(xiàn)程指令混合比的低級遙測，讓操作系統能夠在恰當的時(shí)間將合適的線(xiàn)程放置在合適的內核上。硬件線(xiàn)程調度器具有動(dòng)態(tài)性和自適應性——它會(huì )根據實(shí)時(shí)的計算需求調整調度決策——而非一種簡(jiǎn)單的、基于規則的靜態(tài)方法。 傳統意義上，操作系統會(huì )根據有限的可用數據做出決策，如前臺和后臺任務(wù)。硬件線(xiàn)程調度器可通過(guò)以下方式增加新維度： • 使用硬件遙測工具將需要更高性能的線(xiàn)程引導到當時(shí)適合的性能核上 • 更精細地監控指令組合、每?jì)群水斍盃顟B(tài)以及相關(guān)的微架構遙測，從而幫助操作系統做出更智能的調度決策 • 通過(guò)與微軟合作，優(yōu)化英特爾硬件線(xiàn)程調度器在Windows11上的極佳性能 • 擴展PowerThrottling API，使得開(kāi)發(fā)人員能夠為其線(xiàn)程明確指定服務(wù)質(zhì)量屬性 • 應用全新EcoQoS分類(lèi)，該分類(lèi)可讓調度程序獲悉線(xiàn)程是否更傾向于能效（此類(lèi)線(xiàn)程會(huì )被調度到能效核） Xe HPG微架構和Alchemist SoC Xe HPG是一款全新的獨立顯卡微架構，專(zhuān)為游戲和創(chuàng )作工作負載提供發(fā)燒級的高性能。Xe HPG微架構為Alchemist系列SoC提供動(dòng)力，首批相關(guān)產(chǎn)品將于2022年第一季度上市，并采用新的品牌名——英特爾銳炫™（Intel®Arc™）。 Xe HPG微架構采用全新的Xe內核，是一款聚焦計算、可編程且可擴展的元件。 客戶(hù)端顯卡路線(xiàn)圖包括 Alchemist（此前稱(chēng)之為DG2）、Battlemage、Celestial和Druid SoC。在演講中，英特爾展示了微架構細節，并分享了在試產(chǎn)階段的Alchemist SoC上運行的演示視頻，包括真實(shí)游戲展示，虛幻引擎5測試良好，全新的基于神經(jīng)網(wǎng)絡(luò )的超取樣技術(shù)XeSS等。 基于Xe HPG微架構的Alchemist SoC能夠提供出色的可擴展性和計算效率，并擁有以下關(guān)鍵架構特征： • 多達8個(gè)具有固定功能的渲染切片，專(zhuān)為DirectX 12 Ultimate設計 • 全新Xe內核，擁有16個(gè)矢量引擎和16個(gè)矩陣引擎（被稱(chēng)為XMX，即Xe Matrix eXtension）、高速緩存和共享內部顯存 • 支持DirectX Raytracing（DXR）和Vulkan Ray Tracing的新光線(xiàn)追蹤單元 • 通過(guò)架構、邏輯設計、電路設計、制程工藝技術(shù)和軟件優(yōu)化，相比Xe LP微架構實(shí)現1.5倍的頻率提升和1.5倍的每瓦性能提升1 • 使用臺積電的N6制程節點(diǎn)上進(jìn)行制造 英特爾顯卡設計的核心是軟件優(yōu)先： • 我們正與開(kāi)發(fā)人員密切合作進(jìn)行Xe微架構的設計，力求與行業(yè)標準保持一致 • 通過(guò)在一個(gè)統一的代碼庫中涵蓋集成和獨立顯卡產(chǎn)品的驅動(dòng)設計，英特爾的第一款高性能游戲顯卡將性能和質(zhì)量放在首位 • 英特爾已完成了內核顯卡驅動(dòng)程序組件的重新架構，特別是內存管理器和編譯器，從而使計算密集型游戲的吞吐量提高了15% （至多80%），游戲加載時(shí)間縮短了25% XeSS XeSS 利用Alchemist的內置XMX AI加速，帶來(lái)了一種可實(shí)現高性能和高保真視覺(jué)的全新升頻技術(shù)。其使用深度學(xué)習來(lái)合成非常接近原生高分辨率渲染質(zhì)量的圖像。憑借XeSS ，那些只能在低畫(huà)質(zhì)設置或低分辨率下玩的游戲也能在更高畫(huà)質(zhì)設置和分辨率下順利運行。 • XeSS的工作原理是通過(guò)從相鄰像素，以及對前一幀進(jìn)行運動(dòng)補償，來(lái)重建子像素細節 • 重構由經(jīng)過(guò)訓練的神經(jīng)網(wǎng)絡(luò )執行，可提供高性能和高畫(huà)質(zhì)，同時(shí)性能提升高達兩倍1 • XeSS憑借DP4a指令，在包括集成顯卡在內的各種硬件上提供基于A(yíng)I的超級采樣 • 多家早期的游戲開(kāi)發(fā)商已開(kāi)始使用XeSS， 本月將向獨立軟件供應商（ISV）提供XMX初始版本的SDK，DP4a版本將于今年晚些時(shí)候推出 數據中心 下一代英特爾至強可擴展處理器（代號為“Sapphire Rapids”） Sapphire Rapids代表了業(yè)界在數據中心平臺上的一大進(jìn)步。該處理器可在不斷變化且要求日益增高的數據中心使用中提供可觀(guān)的計算性能，并對工作負載進(jìn)行優(yōu)化，以在云、微服務(wù)和AI等彈性計算模型上提供高性能。 Sapphire Rapids的核心是一個(gè)分區塊、模塊化的SoC架構，采用英特爾的嵌入式多芯片互連橋接（EMIB）封裝技術(shù)，在保持單晶片CPU接口優(yōu)勢的同時(shí)，具有顯著(zhù)的可擴展性。Sapphire Rapids提供了一個(gè)單一、平衡的統一內存訪(fǎng)問(wèn)架構，每個(gè)線(xiàn)程均可完全訪(fǎng)問(wèn)緩存、內存和I/O等所有單元上的全部資源，由此實(shí)現整個(gè)SoC具有一致的低時(shí)延和高橫向帶寬。 Sapphire Rapids基于Intel 7制程工藝技術(shù)，采用英特爾全新的性能核微架構，該架構旨在提高速度，突破低時(shí)延和單線(xiàn)程應用性能的極限。 Sapphire Rapids提供業(yè)界廣泛的數據中心相關(guān)加速器，包括新的指令集架構和集成IP，以在各種客戶(hù)工作負載和使用中提升性能。新的內置加速器引擎包括： • 英特爾®加速器接口架構指令集（AIA）——支持對加速器和設備的有效調度、同步和信號傳遞 • 英特爾®高級矩陣擴展（AMX）——Sapphire Rapids中引入的新加速引擎，可為深度學(xué)習算法核心的Tensor處理提供大幅加速。其可以在每個(gè)周期內進(jìn)行2000次 INT8運算和1000次 BFP16運算，實(shí)現計算能力的大幅提升。使用早期的Sapphire Rapids 芯片，與使用英特爾 AVX-512 VNNI 指令的相同微基準測試版本相比，使用新的英特爾AMX 指令集擴展優(yōu)化的內部矩陣乘法微基準測試的運行速度提高了 7 倍以上，為 AI 工作負載中的訓練和推理上提供了顯著(zhù)的性能提升 • 英特爾®數據流加速器（DSA）——旨在卸載最常見(jiàn)的數據移動(dòng)任務(wù)，這些任務(wù)會(huì )導致數據中心規模部署中的開(kāi)銷(xiāo)。英特爾DSA改進(jìn)了對這些開(kāi)銷(xiāo)任務(wù)的處理，以提供更高的整體工作負載性能，并可以在CPU、內存和緩存以及所有附加的內存、存儲和網(wǎng)絡(luò )設備之間移動(dòng)數據 這些架構上的改進(jìn)使Sapphire Rapids能夠為云、數據中心、網(wǎng)絡(luò )和智能邊緣中廣泛的工作負載和部署模式提供開(kāi)箱即用的性能。該處理器旨在通過(guò)先進(jìn)的內存和下一代I/O，包括PCIe 5.0、CXL 1.1、DDR5和HBM技術(shù)，來(lái)推動(dòng)行業(yè)技術(shù)轉型。 基礎設施處理器（IPU） IPU是一種可編程的網(wǎng)絡(luò )設備，旨在使云和通信服務(wù)提供商減少在中央處理器（CPU）方面的開(kāi)銷(xiāo)，并充分釋放性能價(jià)值。 英特爾基于IPU的架構有以下主要優(yōu)勢： • 基礎設施功能和客戶(hù)工作負載的強分離使客戶(hù)能夠完全控制CPU • 云運營(yíng)商可以將基礎設施任務(wù)卸載到IPU上，更大化實(shí)現CPU利用率和收益 • IPU可以管理存儲流量，減少時(shí)延，同時(shí)通過(guò)無(wú)磁盤(pán)服務(wù)器架構有效利用存儲容量。借助IPU，客戶(hù)可以通過(guò)一個(gè)安全、可編程、穩定的解決方案更好地利用資源，使其能夠平衡處理與存儲 英特爾認識到“單一產(chǎn)品無(wú)法滿(mǎn)足所有需求”，因此對其IPU架構進(jìn)行了更深入的研究，并推出了以下IPU家族的新成員——均為應對多樣化數據中心的復雜性而設計。 Mount Evans是英特爾的首個(gè)ASIC IPU。Mount Evans是與一家一流云服務(wù)提供商共同設計和開(kāi)發(fā)的，它融合了多代FPGA SmartNIC的經(jīng)驗。 • 超大規模就緒，提供高性能網(wǎng)絡(luò )和存儲虛擬化卸載，同時(shí)保持高度控制 • 提供業(yè)界一流的可編程數據包處理引擎，支持防火墻和虛擬路由等用例 • 使用硬件加速的NVMe存儲接口，該接口擴展自英特爾傲騰技術(shù)，以模擬NVMe設備 • 采用英特爾®高性能Quick Assist技術(shù)，部署高級加密和壓縮加速 • 可使用現有普遍部署的DPDK、SPDK等軟件環(huán)境進(jìn)行編程，并且可以采用英特爾Barefoot Switch部門(mén)開(kāi)創(chuàng )的P4編程語(yǔ)言來(lái)配置管線(xiàn) Oak Springs Canyon是一個(gè)IPU參考平臺，基于英特爾®至強 D 處理器（Intel® Xeon-D）和擁有業(yè)界領(lǐng)先的功率、效率、性能的英特爾® Agilex™ FPGA構建： • 卸載Open Virtual Switch（OVS）等網(wǎng)絡(luò )虛擬化功能以及NVMe over Fabric和 RoCE v2等存儲功能，并提供硬化的加密模塊，提供更安全、高速的2x 100Gb以太網(wǎng)網(wǎng)絡(luò )接口 • 讓英特爾的合作伙伴和客戶(hù)能夠使用英特爾®開(kāi)放式FPGA開(kāi)發(fā)堆棧（英特爾®OFS）定制其解決方案，這是一款可擴展、開(kāi)源軟件和硬件基礎設施 • 使用現有普遍部署的軟件環(huán)境進(jìn)行編程，包括已在x86上優(yōu)化的DPDK和SPDK 英特爾N6000加速開(kāi)發(fā)平臺，代號為“Arrow Creek”，是專(zhuān)為搭載至強服務(wù)器設計的SmartNIC。其特性包括： • 在功耗、效率和性能方面處于行業(yè)領(lǐng)先地位的英特爾Agilex FPGA。用于高性能的100GB網(wǎng)絡(luò )加速的英特爾以太網(wǎng)800系列控制器 • 支持多種基礎設施工作負載，使通信服務(wù)提供商（CoSP）能夠提供靈活的加速工作負載，如Juniper Contrail、OVS和SRv6，它以英特爾PAC-N3000的成功為基礎，該產(chǎn)品已在部分業(yè)界一流的CoSP中部署。 Xe HPC和Ponte Vecchio Ponte Vecchio基于Xe HPC微架構，提供業(yè)界領(lǐng)先的每秒浮點(diǎn)運算次數（FLOPs）和計算密度，以加速AI、HPC和高級分析工作負載。英特爾公布了Xe HPC微架構的IP模塊信息；包括每個(gè)Xe核的8個(gè)矢量和矩陣引擎（稱(chēng)為XMX Xe Matrix eXtensions）；切片和堆棧信息；以及包括計算、基礎和Xe Link單元的處理節點(diǎn)的單元信息。在架構日上，英特爾表示，早期的 Ponte Vecchio 芯片展示了領(lǐng)先的性能，在流行的 AI 基準測試中創(chuàng )造了推理和訓練吞吐量的行業(yè)記錄。1英特爾A0芯片性能提供了高于45 TFLOPS的FP32吞吐量，高于5 TBps的內存結構帶寬，以及高于2 TBps的連接帶寬。同時(shí)，英特爾分享了一段演示視頻，展示了ResNet推理性能超過(guò)43,000張圖像/秒和超過(guò)每秒3400張圖像/秒的ResNet訓練，并且這兩項性能都有望實(shí)現行業(yè)領(lǐng)先。1 Ponte Vecchio由多個(gè)復雜的設計組成，這些設計以單元形式呈現，然后通過(guò)嵌入式多芯片互連橋接（EMIB）單元進(jìn)行組裝，實(shí)現單元之間的低功耗、高速連接。這些設計均被集成于Foveros封裝中，為提高功率和互連密度形成有源芯片的3D堆疊。高速MDFI互連允許1到2個(gè)堆棧的擴展。 計算單元是一個(gè)密集的多個(gè)Xe內核，是Ponte Vecchio的核心。 • 一塊單元有8個(gè)Xe內核，總共有4MB一級緩存，是提供高效計算的關(guān)鍵 • 基于臺積電先進(jìn)的N5制程工藝技術(shù) • 英特爾已通過(guò)設計基礎設施設置和工具流程以及方法，為測試和驗證該節點(diǎn)的單元鋪平了道路 • 該單元具有極其緊湊的36微米凸點(diǎn)間距，可與Foveros進(jìn)行3D堆疊 基礎單元是Ponte Vecchio的連接組織。它是基于Intel 7制程工藝的大型芯片，針對Foveros技術(shù)進(jìn)行了優(yōu)化。 • 基礎單元是所有復雜的 I/O 和高帶寬組件與 SoC 基礎設施——PCIe Gen5、HBM2e 內存、連接不同單元MDFI鏈路和 EMIB橋接 • 采用高2D互連的超高帶寬3D連接時(shí)延很低，使其成為一臺無(wú)限連接的機器 • 英特爾技術(shù)開(kāi)發(fā)團隊致力于滿(mǎn)足帶寬、凸點(diǎn)間距和信號完整性方面的要求 Xe 鏈路單元提供了GPU之間的連接，支持每單元8個(gè)鏈路。 • 對HPC和AI計算的擴展至關(guān)重要 • 旨在實(shí)現支持高達90G的更高速SerDes • 該單元已被添加到“極光”（Aurora）百億億次級超級計算機的擴展解決方案中 Ponte Vecchio已走下生產(chǎn)線(xiàn)進(jìn)行上電驗證，并已開(kāi)始向客戶(hù)提供限量樣品。Ponte Vecchio預計將于2022年面向HPC和AI市場(chǎng)發(fā)布。 oneAPI oneAPI提供了一個(gè)開(kāi)放、規范、跨架構和跨廠(chǎng)商的統一軟件棧，讓開(kāi)發(fā)者能夠擺脫專(zhuān)有語(yǔ)言和編程模型的束縛。目前，NVIDIA GPU、AMD GPU和Arm CPU均有Data Parallel C++（DPC++）和oneAPI庫。oneAPI正在被獨立軟件提供商、操作系統供應商、終端用戶(hù)和學(xué)術(shù)界廣泛采用。行業(yè)領(lǐng)導者正在協(xié)助發(fā)展該規范，以支持更多的用例和架構。同時(shí)，英特爾還提供了商業(yè)產(chǎn)品，包括基本的oneAPI基礎工具包，它在規范語(yǔ)言和庫之外增加了編譯器、分析器、調試器和移植工具。 oneAPI提供跨架構的兼容性，提高了開(kāi)發(fā)人員的生產(chǎn)力和創(chuàng )新能力： • 英特爾的oneAPI工具包擁有超過(guò)20萬(wàn)次單獨安裝 • 市場(chǎng)上部署的300多個(gè)應用程序采用了 oneAPI的統一編程模型 • 超過(guò)80個(gè)HPC和AI應用程序使用英特爾oneAPI工具包在Xe HPC微架構上運行 • 5月份發(fā)布的1.1版臨時(shí)規范為深度學(xué)習工作負載和高級光線(xiàn)追蹤庫添加了新的圖形接口，預計將在年底完成 1工作負載和配置見(jiàn)www.intel.com/ArchDay21claims。結果可能不同。 |
| Introspect在2016年所推出的SV3C是業(yè)界第一款能同時(shí)支持MIPI C-PHY與D-PHY的協(xié)議分析儀并支持CSI-2 / DSI-2封包解譯，兼具體積小與高性能的特性，是SoC、Camera與Display領(lǐng)域的IC設計、系統整合、驗證測試以及應用工程師，在進(jìn)行MIPI發(fā)射機與協(xié)議層驗證除錯時(shí)，不可缺少的儀器。 |
