|
全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出具有全新功能的 ISE® 13.3 設計套件，可幫助 DSP 設計人員在面向無(wú)線(xiàn)、醫療、航空航天與軍用、高性能計算和視頻應用的設計中輕松實(shí)現具備比特精度的單精度、雙精度、完全定制精度浮點(diǎn)數學(xué)運算。該流程通過(guò) System Generator for DSP 提供，并采用賽靈思 Floating-Point Operator IP LogiCORE™ 技術(shù)。單精度、雙精度和業(yè)界唯一完全定制精度浮點(diǎn)功能結合 System Generator for DSP的高生產(chǎn)率，可為 DSP 設計人員提供一個(gè)良好的環(huán)境，便于創(chuàng )建、仿真和實(shí)現浮點(diǎn)設計，同時(shí)還能根據系統需要，加強對芯片占用面積和功耗的控制。 賽靈思設計方法市場(chǎng)部高級市場(chǎng)總監 Tom Feist 指出：“相對于同類(lèi)競爭解決方案而言，只有 System Generator for DSP 才能為開(kāi)發(fā)人員提供一款比特精度的解決方案。這就是說(shuō)，我們能確保仿真模型與硬件實(shí)現方案完全匹配。賽靈思 7 系列 28nm FPGA 之所以能在單個(gè)器件上實(shí)現高達 1.33 teraflops（萬(wàn)億次浮點(diǎn)運算） 的單精度浮點(diǎn)性能，這就要求必須采用一種能夠實(shí)現手動(dòng)設計效果且易于使用的設計流程�！� 賽靈思 Floating-Point Operator 內核能夠支持多種可在 FPGA 上執行的浮點(diǎn)算法運算。CORE Generator 工具和現在的 System Generator 生成內核后，會(huì )明確有關(guān)運算，每個(gè)不同的運算都采用通用的 AXI-4 流媒體接口。此前，我們能用 CORE Generator 中的完全定制精度浮點(diǎn) IP 核在賽靈思 FPGA 中實(shí)現浮點(diǎn)設計，但這種設計流程需要設計人員了解 VHDL 或 Verilog，而且仿真工作對 DSP 開(kāi)發(fā)人員來(lái)說(shuō)也是一種挑戰�，F在有了 ISE 13.3 設計套件，設計人員能從更高的抽象層來(lái)實(shí)現系統，并可利用 MathWorksSimulink® 工具的仿真功能來(lái)確保設計滿(mǎn)足高保真要求。 ISE 13.3 設計套件還新增了 Red Hat Enterprise Linux 6 版本，能幫助邏輯、嵌入式和系統版本用戶(hù)提升工作效率。所有版本均針對7 系列器件對即插即用 IP和器件支持進(jìn)行了改進(jìn)。嵌入式版本和系統版本顯著(zhù)改進(jìn)了 Platform Studio 的簡(jiǎn)便易用性，包括采用全新的圖形設計視圖。邏輯版本改進(jìn)了 PlanAhead™ 設計分析工具的使用效率，包括 HDL 文件的圖形化分級視圖。 客戶(hù)現在即可下載 ISE 13.3 設計套件立即啟動(dòng)設計工作，也可下載賽靈思最新 System Generator 浮點(diǎn)支持白皮書(shū)（參閱《浮點(diǎn) DSP 算法》），了解如何利用 IDS 13.3 提高工作效率，請登錄優(yōu)酷網(wǎng)觀(guān)看賽靈思關(guān)于浮點(diǎn)支持 最新視頻 http://v.youku.com/v_show/id_XMzE4NjI4MzQ4.html。 供貨情況 ISE 13 設計套件可立即面向所有 ISE 版本供貨，邏輯版本起始定價(jià)為 2,995 美元，現已支持 32 位和 64 位 Windows 7�？蛻�(hù)可從賽靈思網(wǎng)站下載 30 天全功能免費評估版。如需立即啟動(dòng) ISE 13設計套件軟件版本進(jìn)行設計工作，或了解 ISE 13 設計套件的低功耗、低成本設計方法以及生產(chǎn)率創(chuàng )新方面的信息，敬請訪(fǎng)問(wèn)：www.xilinx.com/cn/ISE。 |
