|
來(lái)源：Digi-Key 作者：Art Pini 汽車(chē)、小型電動(dòng)汽車(chē) (EV) 、無(wú)繩工具和充電站對電源的要求越來(lái)越高，推動(dòng)了向 48 V 電源系統的轉變。這些系統的優(yōu)點(diǎn)是效率高、損耗低、體積小和重量輕。所有這些電源系統將 48 V 總線(xiàn)提供的電源轉換成可用電壓，但需要使用電源轉換器。 電源轉換器使用開(kāi)關(guān)電源技術(shù)，將 48 V 直流電轉換為選定的電壓。Texas Instruments 的 UCC28251PWR 便是這方面的一款典型 48 V 轉換器，該器件基于半橋配置型電源開(kāi)關(guān)器件，如場(chǎng)效應晶體管 (FET) ，如圖 1 中的 Q1 和 Q2。這些器件通過(guò)脈沖寬度調制 (PWM) 控制器控制，以產(chǎn)生、調節所需的輸出電壓。 
圖 1：典型的 DC-DC 轉換器使用 PWM 控制器驅動(dòng)半橋配置型功率 FET�？刂破髡{節 FET 輸入端的脈沖寬度，以產(chǎn)生輸出端的所需電壓 (VOUT) 并進(jìn)行調節。（圖片來(lái)源：Texas Instruments） 在該電路中，場(chǎng)效應管 Q1 和 Q2 構成半橋拓撲結構。這兩個(gè)受控器件交替導通，以驅動(dòng)變壓器。場(chǎng)效應管 Q3 和 Q4 是同步整流器，將變壓器次級的開(kāi)關(guān)波形轉換為直流。同步整流器消除了與半導體整流器相關(guān)的串聯(lián)壓降，從而提高了效率。這些整流 FET 必須與初級電源開(kāi)關(guān)器件同步驅動(dòng)。 逆變器拓撲結構可以替代上述器件，這種結構包括由四個(gè)場(chǎng)效應管構成的全橋或“H”橋電路，或用于三相轉換器的六個(gè)場(chǎng)效應管級聯(lián)全電橋電路。所有這些技術(shù)都使用一對或多對功率器件。成對器件串連，就像圖 1 中的場(chǎng)效應管。 但是，這些拓撲結構都存在兩個(gè)關(guān)鍵問(wèn)題。第一個(gè)問(wèn)題是，決不允許高壓側 (Q1) 和低壓側 (Q2) 的開(kāi)關(guān)器件同時(shí)導通。否則，48 V 總線(xiàn)和接地之間會(huì )出現短路。這種情況被稱(chēng)為擊穿，并且通常會(huì )損壞電源開(kāi)關(guān)。通過(guò)獨立控制每個(gè)電源器件的開(kāi)關(guān)時(shí)間，可以防止擊穿。其目標是讓激活器件在非激活器件導通之前關(guān)斷。 這兩個(gè)事件（導通和關(guān)斷）之間的延遲被稱(chēng)為初級空載時(shí)間�？蛰d時(shí)間是通過(guò)比較在最大控制器脈沖寬度下，高壓側和低壓側 FET 的門(mén)極至源極電壓 (VGS) 的轉換時(shí)間來(lái)測量的（圖 2） 。兩組轉換之間的延遲就是空載時(shí)間。
圖 2：初級空載時(shí)間是通過(guò)比較在最大控制器脈沖寬度下、高壓側和低壓側 FET 的 VGS 轉換時(shí)間來(lái)測量的。兩組轉換之間的延遲就是空載時(shí)間。在這個(gè)例子中，空載時(shí)間是1.498 ns 和 1.166 ns。（圖片來(lái)源：Art Pini） 在圖 2 中，低壓側 FET (VGS LO) 關(guān)斷和高壓側 FET (VGS Hi) 導通之間的延遲是1.498 ns。另一種情況是，在高壓側場(chǎng)效應管關(guān)斷和低壓側場(chǎng)效應管導通期間，延遲為 1.166 ns。如果這兩個(gè)測量的延遲都為正，空載時(shí)間是可以接受的。注意，測量是在 PWM 控制器輸出的最大脈寬下進(jìn)行的。 在空載時(shí)間內，兩個(gè)器件都沒(méi)有導通；這就構成了“空載”損失。像所有損失一樣，將其保持在最低限度變得越來(lái)越重要。 第二個(gè)關(guān)鍵問(wèn)題是協(xié)調同步整流器的工作和初級開(kāi)關(guān)動(dòng)作。 圖 1 所示的 UCC28251PWR 控制器可以控制半橋或全橋電路，并提供柵極驅動(dòng)信號和具有可設置延遲的同步整流器輸出。UCC28251PWR 控制初級側的空載時(shí)間，還包括逐周期過(guò)流保護。初級輸出和次級同步整流器驅動(dòng)信號之間的延遲（稱(chēng)為初級空載時(shí)間）可通過(guò)兩個(gè)外部電阻器單獨設置。 PWM 控制器搭配使用初級側半橋柵極驅動(dòng) IC——Texas Instruments UCC27210DDAR。這款 IC 驅動(dòng)半橋配置中的兩個(gè) N 溝道 FET 的柵源級輸入。由于自身的固有傳播延遲，即 18 ns（典型值），該器件會(huì )影響初級側的空載時(shí)間。通過(guò)匹配兩個(gè)柵極驅動(dòng)輸出之間的延遲，可以將傳播延遲問(wèn)題最小化。UCC27210DDAR 柵極驅動(dòng)器 IC 的輸出在 2ns 內完成匹配。具有類(lèi)似時(shí)序特性的同系列柵極驅動(dòng)器用來(lái)驅動(dòng)同步整流 FET。 總結 遷移到 48 V 系統在效率、尺寸和重量方面具有天然優(yōu)勢，但設計者需要了解空載時(shí)間原因以及如何將其降至最小。如圖所示，特種 IC 具有保障 48 V 電源轉換器正常工作的必要功能。這類(lèi) IC 控制初級和次級空載時(shí)間，消除了半橋和全橋電路拓撲結構中可能存在的主要問(wèn)題。 |
