|
來(lái)源：Microchip Technology 作者：航空航天業(yè)務(wù)部高級產(chǎn)品營(yíng)銷(xiāo)工程師 Julian Di Matteo 在挑選現場(chǎng)可編程門(mén)陣列（FPGA）半導體產(chǎn)品時(shí)，衛星和航天器系統設計人員有幾種不同的選擇。一種是選擇商用現貨（COTS）組件，這種做法可降低組件單位成本，縮短交付時(shí)間，但可靠性通常不足，必須進(jìn)行篩選（導致成本和工程資源增加），并且需要使用軟硬三重模塊冗余（TMR）來(lái)減輕空間輻射效應。對于要求不能出現故障的任務(wù)，設計人員通常會(huì )選擇采用抗輻射設計（RHBD）技術(shù)的 FPGA，雖然成本較高，但這類(lèi)產(chǎn)品經(jīng)過(guò)篩選和認證，符合合格制造商清單（QML）Q 類(lèi)和 V 類(lèi)標準。QML V 類(lèi)是航天用半導體的最高認證標準。載人任務(wù)和安全關(guān)鍵型任務(wù)依靠 QML-V 組件降低故障風(fēng)險。 提高性能、增強板上數據處理能力以及提供高速通信能力，這些航空領(lǐng)域的挑戰性需求日益增加，設計人員必須設計出滿(mǎn)足這些需求的系統。此類(lèi)耐輻射 RT FPGA 以其制造商的航天經(jīng)驗和專(zhuān)業(yè)知識為后盾，依托通過(guò) QML V 類(lèi)測試的多個(gè)解決方案，提供了一種采用耐輻射設計的解決方案。本文重點(diǎn)介紹航天應用可以采用的不同 FPGA 技術(shù)以及組件的開(kāi)發(fā)過(guò)程。 空間輻射效應 由于商用現貨組件無(wú)法免疫各種空間輻射效應的影響，會(huì )導致集成電路性能下降或出現故障，因此需使用 RT FPGA。 在各種輻射效應中，有一種稱(chēng)為總電離劑量（TID），它是由空間中的帶電粒子和伽馬射線(xiàn)引起的輻射所致。這種輻射可通過(guò)在材料中產(chǎn)生電離而積聚能量。電離會(huì )改變材料的電荷激發(fā)、電荷傳輸、鍵合和解離特性，從而對器件參數造成不利影響。TID 是電子器件在指定時(shí)段（通常是任務(wù)時(shí)間）的電離輻射累加。損傷程度取決于輻射量，用輻射吸收劑量（RAD）表示。視 TID 輻射耐受性而定，器件可能會(huì )產(chǎn)生功能性或參數性故障。FPGA 中受 TID 輻射影響的常見(jiàn)參數包括傳輸延時(shí)增加，這會(huì )降低器件性能。另一個(gè)故障機制是，在受到高 TID 輻射后，泄漏電流會(huì )增大。 另一類(lèi)輻射效應是單粒子效應（SEE）。這是指瞬態(tài)翻轉、瞬變或永久性損傷，因粒子（例如質(zhì)子、重離子和α粒子等）輻射撞擊到晶體管的敏感區域所致，會(huì )引發(fā)各種故障。SEE 表現為包括單粒子翻轉（SEU）在內的不同形式，在重離子、α粒子或質(zhì)子等高能電離粒子照射電路或通過(guò)集成電路時(shí)產(chǎn)生，會(huì )導致系統邏輯中斷。 同樣令人棘手的是單粒子鎖定（SEL），這是一種因單粒子誘導的高電流狀態(tài)導致器件功能喪失的情況。SEL 不一定具有破壞性。對于具有破壞性的鎖定粒子，電流不會(huì )恢復到標稱(chēng)值。而對于不具有破壞性的鎖定粒子，在 FPGA 上電循環(huán)后，高電平電流將恢復到標稱(chēng)值。 FPGA 技術(shù)比較 FPGA 有四種基本類(lèi)型： · SRAM 型 FPGA SRAM 型 FPGA 使用靜態(tài)存儲器存儲邏輯單元配置數據。SRAM 具有易失性，掉電后器件配置會(huì )丟失。而上電時(shí)必須對 FPGA 進(jìn)行編程。SRAM 型技術(shù)的功耗往往更高，對輻射更敏感。 · 閃存型 FPGA 可重新編程的閃存型 FPGA 主要使用閃存來(lái)存儲配置。閃存技術(shù)不受 SEU 影響，因而不再受到 FPGA 配置存儲器中輻射所致粒子翻轉的威脅。與 SRAM 型 FPGA 的功耗相比，RTG4 閃存型 FPGA 的功耗最多可減少 50%。采用閃存技術(shù)不需要外部存儲器、冗余或連續配置監視，從而在多個(gè)方面簡(jiǎn)化了設計。這種技術(shù)也無(wú)需使用散熱器，因此可縮小設計尺寸并減小重量，而且有助于降低功耗，這對于電子模塊通過(guò)太陽(yáng)能電池板供電的情況尤為重要。 · SONOS 型 FPGA 此類(lèi) FPGA 的一個(gè)示例是 Microchip 的 RT PolarFire FPGA，其具備表征化輻射數據、低功耗以及不受 SEU 配置影響的輻射性能，并提供經(jīng)過(guò) QML-V 認證的高可靠性組件。這些 FPGA 在 28 納米工藝節點(diǎn)上基于硅-氧化物-氮化物-氧化物-硅（SONOS）非易失性（NV）技術(shù)開(kāi)發(fā)。已通過(guò)測量逆變器的傳輸延時(shí)對 28 納米和較早的 65 納米進(jìn)行了技術(shù)對比。測試結果表明，在性能上，采用 28 納米 SONOS 技術(shù)比采用 65 納米閃存技術(shù)要高出 2.5 倍。這些 SONOS 型 FPGA 在提供低功耗解決方案的同時(shí)，還具備出色的抗輻射性能，并且不受 SEU 影響。SONOS 型 FPGA 已通過(guò) QML-V 認證，是需要進(jìn)行高速信號處理的應用的理想之選。 圖 1 給出了閃存型 FPGA 和 SONOS 型 FPGA 為免受 SEU 影響而采用的架構。 
圖 1——閃存型 FPGA 和 SONOS 型 FPGA 的配置存儲器不受 SEU 影響 · 反熔絲型 FPGA 反熔絲型 FPGA 只可編程一次，與閃存型 FPGA 和 SONOS 型 FPGA 相比，關(guān)鍵的可重編程優(yōu)勢受到限制。反熔絲開(kāi)始并不導電，但燒斷后可以導電（其特性與熔絲相反）。反熔絲技術(shù)的抗輻射能力非常強。 如何開(kāi)發(fā) RT FPGA RT FPGA 基于具備卓越輻射 TID 性能的多種制造工藝開(kāi)發(fā)。這包括通過(guò)在電路級內置 TMR 的觸發(fā)器實(shí)現的 RHBD。如果尚未在芯片級實(shí)現 TMR，則可以實(shí)現部署在軟件中的 TMR（稱(chēng)為軟 TMR）。芯片開(kāi)發(fā)完成后，會(huì )對 RT FPGA 進(jìn)行嚴格的認證。 要使器件達到最高標準，必須符合美國國防部發(fā)布的 MIL-PRF-38535 標準，這項標準為軍用和航空集成電路確立了一致的認證、測試和可靠性標準。MIL-PRF-38535 針對想加入美國國防后勤局（DLA）發(fā)布的 QML 中的制造商定義了一些要求。 產(chǎn)品開(kāi)發(fā)的另一方面是表征 SEE 性能，在未改變芯片設計的情況下，它不隨晶圓批次而變化。凍結設計后，FPGA 制造商即可開(kāi)始 SEE 表征過(guò)程。器件投產(chǎn)后，只要設計沒(méi)有變化，并且組件已完全表征，就不需要進(jìn)行額外的 SEE 性能測試。 一些工藝方法的 TID 性能可能會(huì )因晶圓批次而異，因此，必須在生產(chǎn)期間基于晶圓執行 TID 性能測試，以保證器件符合目標 TID 等級規格（25 krad、100 krad 和 300krad）。 RT FPGA 對航天器設計的影響 最新的 RT FPGA 具有諸多優(yōu)勢，為簡(jiǎn)化相關(guān)設計提供了豐富的選擇，而且能顯著(zhù)提高板上數據處理能力。為滿(mǎn)足這些需求，RT FPGA 工藝節點(diǎn)在縮小以提高性能及加快信號處理速度，并提供更大的存儲容量和更多 DSP 功能。此外，RT FPGA 還提供其他一些關(guān)鍵優(yōu)勢，包括可重新編程，比 ASIC 的開(kāi)發(fā)速度快等。通常，FPGA 在升空后不會(huì )重新編程，但隨著(zhù)設計復雜性的提高，在系統設計人員遵循設計原則并對與在軌重新編程相關(guān)的成功率和風(fēng)險進(jìn)行審慎評估的前提下，可以選擇重新編程。 |
