|
作者：一博科技高速先生成員 肖勇超 對于DDR4的設計，相信攻城獅們經(jīng)歷過(guò)萬(wàn)千項目的歷練，肯定是很得心應手，應該已經(jīng)有自己的獨門(mén)技巧了。比如選擇合適的拓撲結構，信號同組同層，容性負載補償，加上拉電阻等等。但是對于時(shí)序方面的控制，理論上只有一個(gè)辦法——繞等長(cháng)，速率越高的DDR4，等長(cháng)控制越嚴格，從±100mil，到±50mil，甚至±5mil…… 一個(gè)平平無(wú)奇的日子，網(wǎng)紅芬帶著(zhù)新合作的客戶(hù)項目經(jīng)理李工來(lái)找我，客戶(hù)對我們做某FPGA DDR4設計要求有疑問(wèn)，說(shuō)我給的等長(cháng)規則不對，為啥要按時(shí)間設置等長(cháng)，以及他看到規則管理器的長(cháng)度差很大，其中時(shí)鐘和地址信號長(cháng)度明顯超過(guò)了手冊spec要求，以前用P軟件設計從來(lái)沒(méi)有出現這樣的問(wèn)題。緊接著(zhù)李工急促說(shuō)道：“我們設計的DDR4項目本來(lái)就運行不到2400Mbps，找你們debug優(yōu)化設計，就是信任你們的品牌，你們這樣做設計讓我感覺(jué)很不專(zhuān)業(yè)，我們項目很重要……” 某FPGA等長(cháng)要求 對于李工個(gè)中艱辛自不必多說(shuō)，我們相當明白他的痛點(diǎn)。我問(wèn)道：“李工你們對于DDR4換層過(guò)孔的補償在P軟件是如何考量的？pin delay是怎樣設置的？表層布線(xiàn)和內層布線(xiàn)長(cháng)度一樣，就是時(shí)序一樣了嗎？”李工當場(chǎng)就愣住了！ 高速先生以前說(shuō)過(guò)，等長(cháng)從來(lái)都不是目的，DDRx系統要求的是等時(shí)，除了差分對內的等時(shí)是為了相位之外，絕大多數的等時(shí)都是為了時(shí)序！現在流行重要的事情說(shuō)三遍：等時(shí)，等時(shí)，等時(shí)！那如何保證我們的DDR4 PCB設計是等時(shí)的呢？大致可以按照下面的操作步驟來(lái)。 做等長(cháng)第一步是要設置準確的層疊參數，介質(zhì)厚度和Dk。在設計過(guò)程中我們需要將設計層疊發(fā)送給板廠(chǎng)做加工層疊確認和備料。加工備料層疊如下圖所示： 根據備料層疊按照材料手冊來(lái)設置相關(guān)的介質(zhì)厚度和Dk/Df參數： 點(diǎn)擊Setup菜單欄下方-Materials，即可以打開(kāi)allegro自帶的材料參數表，由于我們使用M6-G材料需要自定義增加相關(guān)材料參數，選中表格點(diǎn)擊右鍵即可增加自定義的材料參數。 自定義一個(gè)自己使用習慣的名字，既可設置不同頻率下的Dk/Df，也可設置不同溫度下的Dk/Df，相關(guān)數據設置如下所示： 設置好材料參數之后，就可以打開(kāi)層疊將相關(guān)參數設置好，這樣我們對于層疊部分的設置就基本完成了，如下所示： 接著(zhù)就可以導入Pin delay和設置等長(cháng)規則了，我們的網(wǎng)紅芬就是按照上述操作設置的相關(guān)規則。對于相關(guān)操作大家感興趣的也可以參考我們和cadence聯(lián)合最新出版的紅寶書(shū)《Cadence印制電路板設計--Allegro PCB Editor設計指南》（第3版）。對，就是下圖這本。 對于已經(jīng)擁有第一/二版本紅寶書(shū)的小伙伴們可以查閱之前的書(shū)籍設置或者查看高速先生劉大俠之前寫(xiě)的cadence等長(cháng)規則設置，設置規則反正就是左鍵不行用右鍵，調皮偷懶就來(lái)Skill啦！ 說(shuō)了這么多我們是不是該結束了？不要太年輕，我們還要開(kāi)Z軸延時(shí)，一般人我還不輕易告訴他。 記得打開(kāi)勾選上它。 按照上面的操作來(lái)做等長(cháng)是不是可以更準一點(diǎn)，給DDR4系統留取更多的裕量呢？由于李工的項目最根本原因不是等長(cháng)，而是由于他使用了多顆粒雙die DDR4表底貼設計，阻抗和拓撲結構優(yōu)化不到位導致（這種設計在我司的定位難度級別最高），為了讓他安心，我們直接仿真對比了他原始設計版本和經(jīng)過(guò)網(wǎng)紅芬優(yōu)化設計后版本的近端顆粒的眼圖，如下所示： 看到仿真驗證數據，李工終于面露笑容，后續正常加工制造了，兩個(gè)月后我問(wèn)李工測試如何，他說(shuō)一切正常。 至此我們的等長(cháng)設置正式完畢。 |
