如何進(jìn)行晶體負載電容的調試？

攻城獅華哥

1. 晶體為什么需要外接電容？

晶體的負載電容是晶體的一個(gè)重要參數。負載電容就是晶振起振的電容，這個(gè)負載電容決定著(zhù)晶體是否可以在產(chǎn)品中正常起作用，外面并聯(lián)的電容與晶體內部電容值相等，就可以讓晶振發(fā)出諧振頻率了。如下圖是一個(gè)25MHz晶振的規格參數，其中負載電容的標稱(chēng)值15pF。所以這就要求在電路設計時(shí)參數選型時(shí)按照15pF的需求去設計。

2. 如何選取正確的負載電容值？

如下是晶體與負載電容以及芯片的連接圖，可以看出來(lái)晶體是連接了兩個(gè)負載電容，此處可能會(huì )產(chǎn)生兩個(gè)誤解：一個(gè)是晶體標注的負載電容是15pF，則兩個(gè)電容都需要為15pF。另外一個(gè)是兩個(gè)電容之和要和規格書(shū)中的標注的值相同，這些都是不正確的。

從下圖可以看出來(lái)兩個(gè)電容是并聯(lián)關(guān)系，晶體的負載電容值的確定除了要考慮兩顆電容并聯(lián)后的結果以外，還要考慮板上的寄生電容的影響，根據經(jīng)驗會(huì )按照3-5pF進(jìn)行補償計算，實(shí)際還是要以測試實(shí)際測量輸出頻率的偏差來(lái)進(jìn)一步調整負載電容的大小，兩個(gè)負載電容的大小不要求值完全一樣。

如下表格是按照寄生電容3pF進(jìn)行計算的，比如，負載電容要求是15pF時(shí)，推薦選擇C1和C2分別為24pF，并聯(lián)后的值時(shí)12pF，再加上板上的寄生電容3pF，這樣對于晶體來(lái)說(shuō)就是12pF+3pF=15pF，剛好滿(mǎn)足晶體規格書(shū)中的要求。

以上只是基于理論的計算，具體實(shí)際參數的選取還需要考慮一些細節因素，下面進(jìn)行負載電容調試的介紹。

3. 如何對晶體電路負載電容進(jìn)行調試？

理想往往和現實(shí)是有一定差距的，極少的情況是能夠根據理論計算就能把電容的負載電容確定下來(lái)，特別是適合批量生產(chǎn)的參數。往往都是要經(jīng)過(guò)反復的調試測試才能最終確定下來(lái)。

在實(shí)際調試測試過(guò)程中用示波器對晶體輸出波形進(jìn)行測量時(shí)，如果發(fā)現實(shí)際輸出頻率高于標稱(chēng)輸出頻率值，比如標稱(chēng)值是25MHz、頻率精度是±10ppm的晶體，那么實(shí)際的輸出頻率在24999750Hz~25000250Hz范圍內都是合格的。

如果實(shí)際測量出來(lái)的頻率值低于誤差范圍最低值，那么此時(shí)通過(guò)稍微減小負載電容值可以使晶體輸出波形頻率升高。同樣，如果實(shí)際測量出來(lái)的頻率值高于誤差范圍最高值，那么加大負載電容可以使晶體輸出頻率降低。

可能很多人都會(huì )遇到這樣的問(wèn)題，特別是在多片板子調試一致性時(shí)。比如，在板子1上實(shí)際測量晶體輸出的波形頻率是0ppm的偏差，然后板子2上使用相同參數的負載電容，結果實(shí)際測量輸出波形的頻率有+12ppm的偏差。那么導致這樣的偏差是什么原因呢？

如之前所講，晶體的頻率誤差是±10ppm，這個(gè)是指在理想的條件下的標稱(chēng)精度，晶體由于自身的結構誤差會(huì )導致的輸出頻率誤差，是代表晶體自身本體的輸出精度，也是晶體廠(chǎng)商出廠(chǎng)時(shí)能夠保證每一片晶體的精度。所以當在調試時(shí)，一般可能會(huì )很少有人單獨對晶體的輸出頻率誤差做測試，一般默認拿到的晶體是合格的，并且可能還默認當前調試用的晶體頻偏就是0ppm，然后基于當前晶體進(jìn)行負載電容的匹配調試，最終將確認的負載電容參數復制到其他板子上,在這個(gè)過(guò)程中就忽略了晶體本身誤差的問(wèn)題。

比如板子1上使用的晶體實(shí)際自身的頻偏是-5ppm，然后經(jīng)過(guò)負載電容的匹配調試，將實(shí)際量測的結果定在了0ppm，那么如果第二片板子上實(shí)際使用的晶體本體是+7ppm的偏差，那么板子1上的負載電容參數使用在板子2上后，很大概率實(shí)際測量輸出頻率會(huì )是+12ppm。

如何才能規避這種問(wèn)題呢？

這就要求研發(fā)工程師在調試晶體負載電容時(shí)，需要用晶體本體的頻偏是0ppm的晶體（也被稱(chēng)為“標金”）進(jìn)行調試，然后在使用晶體本體頻偏為-10ppm，和+10ppm的晶體進(jìn)行驗證，確認不同偏差的晶體，實(shí)測結果的偏差是否一致？比如，相同的負載電容參數，在0ppm晶體上測量結果是+1ppm，那么使用-10ppm的晶體時(shí)，理想的結果是測量的實(shí)際頻率誤差為-9ppm；+10ppm的晶體時(shí)，理想的結果是測量的實(shí)際頻率誤差為+11ppm；而且調試樣本數不能低于5片板子，以免焊接原因導致的誤判。

除了以上調試時(shí)需要注意的事項，如下也是設計中需要注意的：

• 一定要按晶體廠(chǎng)商所提供的數值選擇外部元器件。
  
• 負載電容越大，其振蕩越穩定，但是會(huì )增加起振時(shí)間。
  
• 應使Cload2值大于Cload1值，這樣可使上電時(shí)，加快晶振起振。
  
• 測量輸出波形出現削峰、畸變時(shí)，可以通過(guò)串聯(lián)一個(gè)幾十k到幾百k負載電阻解決。
  
• 如果要穩定波形，則可以通過(guò)并聯(lián)一個(gè)1M到10M的反饋電阻。