|
保證覆蓋率的同時(shí)優(yōu)化仿真回歸 隨著(zhù)應用要求的激增和用戶(hù)需求的增加，硬件設計變得更加復雜。市場(chǎng)趨勢的快速變化，以及對電動(dòng)汽車(chē)等技術(shù)的更多關(guān)注，決定了對高效電源管理和高性能處理的需求水漲船高。隨著(zhù) SoC 設計規模的擴大，復雜程度的增加，驗證吞吐量仍然是一個(gè)瓶頸，單純依靠增加 CPU 核數量和運行更多的并行測試治標不治本。上述因素的疊加讓驗證工程師面對復雜設計的壓力與日俱增。 驗證永遠不會(huì )完成；當你的時(shí)間用完時(shí)，它就結束了。目標是在你耗盡時(shí)間之前使驗證過(guò)程收斂。每個(gè)人都希望看到關(guān)鍵指標收斂到目標，并在嚴格的成本和時(shí)間限制下做到這一點(diǎn)。想象一下，坐在駕駛艙里，向黑匣子輸入信息，然后等待奇跡發(fā)生（按一個(gè)按鈕，你的工作就完成了）。當務(wù)之急是人工智能和機器學(xué)習（AI/ML）如何幫助我們更快地完成回歸，節省調試時(shí)間，實(shí)現驗證/覆蓋率目標，并管理資源和資金——換句話(huà)說(shuō)，我們如何使用 AI/ML 來(lái)提高驗證的效率？ 瑞薩公司也面臨著(zhù)類(lèi)似的挑戰。市場(chǎng)壓力和嚴格的投片時(shí)間表促使他們尋找一種技術(shù)/方法來(lái)優(yōu)化仿真回歸，并在整個(gè)產(chǎn)品開(kāi)發(fā)過(guò)程中加速設計驗證過(guò)程。他們希望減少風(fēng)險，盡早發(fā)現盡可能多的錯誤，能夠快速調試，并滿(mǎn)足其終端用戶(hù)的要求。 瑞薩開(kāi)始探索 Cadence Xcelium 機器學(xué)習應用。這個(gè)應用程序使用機器學(xué)習技術(shù)來(lái)優(yōu)化仿真回歸，以產(chǎn)生一個(gè)更緊湊的壓縮回歸。然后這個(gè)優(yōu)化的回歸被用來(lái)重現與原始回歸幾乎相同的覆蓋率，并通過(guò)運行現有隨機測試平臺可能出現的邊界場(chǎng)景，快速找到設計錯誤。 瑞薩的測試結果非常完美，整個(gè)隨機驗證回歸的時(shí)間縮短了 66%，大幅節省了資源，成本和時(shí)間。Xcelium ML App 幫助瑞薩在保證 100%覆蓋率的同時(shí)將壓縮效率提高 2.2 倍。此外，將 ML 回歸用于首次設計迭代時(shí)，瑞薩再次實(shí)現了 100%覆蓋率下，將時(shí)間縮短 3.6 倍。 
基于 ML 的測試回歸次數僅為 1168，相當于 3774 次原始回歸的 1/3。實(shí)現目標所需時(shí)間縮短了 30%，滿(mǎn)足了嚴格的上市需求。 除了利用 Xcelium ML App 節省資源和時(shí)間，加速實(shí)現設計收斂，瑞薩也評估了由 3款 Verisium App 組成，基于 AI 的 Cadence Verisium 平臺，將驗證生產(chǎn)力提高了 6 倍，共節省 27 個(gè)工時(shí)。 瑞薩評估的 App 如下： • Verisium AutoTriage，一款基于 ML 的自動(dòng)化測試失敗分類(lèi)程序，可以將相同錯誤導致的測試失敗自動(dòng)分組。失敗分組耗時(shí)降低了 70%，整體效率提升了 3.3 倍。 • Verisium SemanticDiff 幫助瑞薩快速識別失敗原因，比傳統 diff 工具更加高效。SemanticDiff 專(zhuān)注于設計環(huán)境，可以提供更相關(guān)的差異分析。此外，逐條檢查 diff 指令的歷史文件是很繁瑣的，SemanticDiff app 可以大幅縮短糾錯時(shí)間，顯著(zhù)提升效率。 • Verisium WaveMiner 可以高效識別差異點(diǎn)，用戶(hù)可以在 PASS 和 FAIL 中將差異點(diǎn)可視化，便捷地比較 PASS 和 FAIL 的波型及源代碼。瑞薩的糾錯時(shí)間得以縮短 89%-97%，帶來(lái) 9 倍的效率提升。
Cadence 的 Verisium 平臺和 Xcelium ML 應用一起提供了一套利用 AI/ML 的應用，以?xún)?yōu)化驗證工作負載，提高覆蓋率，并加速復雜 SoC 上設計錯誤的根源分析。瑞薩公司利用人工智能平臺，將其驗證生產(chǎn)率提高了 10 倍。 |
