|
來(lái)源：Digi-Key 作者： Alan Yang 很多高頻應用，比如鎖相環(huán)、5G應用，都離不開(kāi)時(shí)鐘信號。而這些高頻應用的相位噪聲往往是一個(gè)項目成敗與否的關(guān)鍵因素。本文通過(guò)比較理想時(shí)鐘信號與實(shí)際時(shí)鐘信號，講解相位噪聲的概念；然后介紹相位噪聲的兩個(gè)關(guān)鍵指標——誤差矢量幅度（EVM）與VCO阻塞；最后介紹應該如何選擇低相位噪聲晶振。 理想時(shí)鐘信號與實(shí)際時(shí)鐘信號的比較 很多高頻應用都離不開(kāi)時(shí)鐘信號，下圖是一個(gè)典型的時(shí)鐘信號的下降沿。理想中的時(shí)鐘信號如下圖紅線(xiàn)所示，而實(shí)際的時(shí)鐘信號如下圖紫色線(xiàn)條所示。 
圖1：典型的時(shí)鐘信號的下降沿（圖片來(lái)源：ADI）圖1：典型的時(shí)鐘信號的下降沿（圖片來(lái)源：ADI） 同樣對于正弦波來(lái)說(shuō)，理想的正弦波在頻率下對應一個(gè)頻率信號，如下圖紅線(xiàn)所示。而實(shí)際由于噪聲和雜散頻率的存在，正弦波在頻域圖像如下圖右邊藍線(xiàn)所示。
圖2：典型正弦波信號（圖片來(lái)源：ADI） 通常為了正確測量相位噪聲，我們常會(huì )用到的兩種儀器： · 頻譜分析儀：用于測量信號的頻域圖 · 示波器：用于測量信號的時(shí)域圖 相位噪聲的概念 我們以鎖相環(huán)PLL的LO（本振頻率）輸出為例，來(lái)看看相位噪聲的概念。相位噪聲是指當信號到達系統接收端時(shí)，由于意外超前或滯后而產(chǎn)生的噪聲。 理想的LO輸出，是沒(méi)有噪聲或額外雜散頻率的。
圖3：理想LO輸出（圖片來(lái)源：ADI） 但在實(shí)際應用中，相位噪聲像裙擺一樣出現在載波邊緣，如下圖所示。
圖4：實(shí)際LO輸出（圖片來(lái)源：ADI） 對于單邊帶相位噪聲的定義是：在某一偏移頻率處，在該頻率處1Hz帶寬內的信號功率與信號的總功率比值。單邊帶相位噪聲 SC(f) = 10 x log (PS/PSSB)，單位以dBc/Hz來(lái)表示。 我們可以將相位噪聲數據繪制到相對RF載波的頻率偏差中。
圖5：相位噪聲繪圖方法（圖片來(lái)源：ADI） 除了單邊帶相位噪聲，對于通信系統，從PLL角度來(lái)看，誤差向量幅度（EVM）和VCO阻塞也經(jīng)常被使用。 誤差向量幅度（EVM） 誤差向量幅度（EVM），定義為誤差矢量信號平均功率的均方根值與理想信號平均功率的均方根值之比，并以百分比的形式表示。EVM越小，信號質(zhì)量越好。這個(gè)指標能全面衡量調制信號的幅度誤差和相位誤差。EVM可被認為是理想調制信號相對于理想點(diǎn)的性能降幅百分比。
圖6：可視化相位誤差（圖片來(lái)源：ADI） 使用信號分析儀可以有效測量EVM、積分相位噪聲、均方根相位誤差和抖動(dòng)等。 VCO阻塞 對于5G應用來(lái)說(shuō)，VCO阻塞規范在需要考慮存在強發(fā)射的蜂窩系統中非常重要。如果接收器信號很弱，并且VCO噪聲太高，那么附近的發(fā)射器信號可能會(huì )向下混頻，淹沒(méi)目標信號。
圖7：VCO噪聲阻塞（圖片來(lái)源：ADI） 上圖演示了如果接收器VCO噪聲很高，附近的發(fā)射器（相距800kHz）以-25dBm功率發(fā)射時(shí)，是如何淹沒(méi)-101dBm目標信號的。這些規范構成無(wú)線(xiàn)通信標準的一部分。阻塞規范直接影響VCO的性能要求。 低相位噪聲晶振 在高頻設計中，我們所采用的晶振主要是石英晶振。一些外界因素（比如溫度），會(huì )影響晶振的穩定。Digi-Key網(wǎng)站提供詳細的晶振參數供大家篩選（詳見(jiàn)Digi-Key晶振），而對于相位噪聲這個(gè)性能指標的篩選，大家可以關(guān)注“頻率穩定性”這個(gè)參數。
圖8：Digi-Key晶振選型頁(yè)面中的“頻率穩定性”參數 另外，晶振類(lèi)型也是一個(gè)很重要的因素，如下圖所示：
圖9：Digi-Key晶振選型頁(yè)面中的“類(lèi)型”參數 以下是我們對常見(jiàn)晶振類(lèi)型特性的總結：
如需了解晶振相關(guān)的內容，可以點(diǎn)擊查看下面這個(gè)帖子——電子元器件選型基礎-晶振。 本文小結 從噪聲角度來(lái)講，信號鏈的目標就是使振蕩器相位噪聲曲線(xiàn)的劣化程度最小化。因此在這些高性能系統中，對于晶振的要求也更高。所以為目標應用選擇合適的晶振，可以讓設計事半功倍。 |
