|
作者：郭道正 職務(wù)：Achronix Semiconductor中國區總經(jīng)理 在日前落幕的“中國集成電路設計業(yè)2023年會(huì )暨廣州集成電路產(chǎn)業(yè)創(chuàng )新發(fā)展高峰論壇（ICCAD 2023）”上，Achronix的Speedcore™嵌入式FPGA硅知識產(chǎn)權（eFPGA IP）受到了廣泛關(guān)注，預約會(huì )議、專(zhuān)程前往或者駐足詢(xún)問(wèn)的芯片設計業(yè)人士的數量超過(guò)了往屆，表明了越來(lái)越多的國內開(kāi)發(fā)者正在考慮為其ASIC或SoC設計添加高性能eFPGA邏輯陣列。 
眾多潛在用戶(hù)的需求，反映了當前各行各業(yè)都在加速導入智能化技術(shù)，并利用eFPGA來(lái)在其ASIC或SoC中添加硬件數據處理加速功能，并為不斷演進(jìn)的算法或者標準保留可編程性。Speedcore eFPGA IP包括了查找表、存儲器、數字信號處理器（DSP）和機器學(xué)習處理器（MLP）等構建模塊。它們都采用了模組化的結構設計，以支持客戶(hù)根據其客制化終端系統的需求，來(lái)量身定制相應的資源組合。 Achronix的Speedcore IP以GDSII格式提供，同時(shí)提供相應的文檔，以支持設計師將Speedcore eFPGA實(shí)例集成到其特有的ASIC之中。Achronix還提供配套的ACE設計工具，用于編譯針對Speedcore eFPGA的設計。目前，Speedcore eFPGA IP已被全球數十家領(lǐng)先的科技企業(yè)采用，總的出貨量超過(guò)了1500萬(wàn)。 簡(jiǎn)要功能介紹 由于Speedcore eFPGA是一款嵌入式IP，因此它被設計為整個(gè)ASIC的一個(gè)單元組件，被ASIC的其他完全定制的單元模組所包圍（見(jiàn)下圖）。Speedcore eFPGA包括以下功能: ·可編程內核邏輯陣列，具有客戶(hù)自定義的功能 ·內核I/O環(huán) ·FPGA配置單元（FCU） ·配置存儲器（CMEM） ·用于調試和編程的接口 ·用于測試的接口（DFT）
核心資源介紹 通過(guò)選擇下列每種資源的數量，就可以定義一個(gè)定制Speedcore eFPGA IP的功能： ·邏輯 - 6輸入查找表（LUT），加上集成的快速加法器 ·邏輯RAM - 兩種選擇： ·用于LRAM2k的每個(gè)存儲器單元的容量最多可達2Kb，其中包括與MLP緊耦合的存儲器 ·用于LRAM4k的每個(gè)存儲器單元的容量最多可達4Kb ·Block RAM - 兩種選擇： ·用于BRAM20k的每個(gè)存儲器單元的容量最多可達20Kb ·用于BRAM72k的每個(gè)存儲器單元的容量最多可達72Kb，包括與MLP緊耦合的存儲器 ·DSP64 - 每個(gè)單元模塊有一個(gè)18 x 27乘法器、64位累加器和27位預加法器 ·MLP - 機器學(xué)習處理器（MLP）模塊，包含乘法器、加法器、累加器和緊耦合存儲器（包括BRAM72k和LRAM2k） 交付與應用價(jià)值 由于A(yíng)chronix采用了根據客戶(hù)需求來(lái)定制GDSII的商業(yè)模式，每個(gè)Speedcore eFPGA實(shí)例的資源模塊的數量和組合都是基于客戶(hù)需求來(lái)搭配提供。Achronix的Speedcore eFPGA IP可用于臺積電（TSMC）的16FF+、16FFC、12FFC、7nm、5nm和3nm工藝技術(shù)節點(diǎn)，也可以移植到其他工藝節點(diǎn)上。 在A(yíng)SIC或者SoC中嵌入Speedcore eFPGA將帶來(lái)諸多好處，與一款獨立的FPGA芯片相比，Speedcore eFPGA IP提供了以下優(yōu)點(diǎn)： ·降低功耗多達75% ·節省90%的成本 ·延遲縮短到1/100，同時(shí)帶寬提高了10倍。 因此，Speedcore eFPGA具有極高的應用價(jià)值。
開(kāi)發(fā)與編程 Achronix是唯一一家可以同時(shí)大批量生產(chǎn)并交付eFPGA IP和獨立FPGA芯片的公司，而且它們都采用同一套ACE開(kāi)發(fā)工具來(lái)支持。設計人員可以100％確信Speedcore eFPGA IP將會(huì )正常工作，因為它在A(yíng)chronix的Speedster系列獨立FPGA 芯片中已得到了全面的驗證，并且經(jīng)過(guò)了大量的流片驗證。 由于Speedcore eFPGA IP采用的是與Achronix的獨立FPGA芯片和搭載Achronix Speedster7t FPGA芯片的VectorPath加速卡相同的工具，開(kāi)發(fā)人員可以先在這些獨立FPGA芯片或者加速卡上完成設計，然后再移植到Speedcore eFPGA上�？蛻�(hù)可以選擇以下所列配置接口中的一項或多項組合來(lái)進(jìn)行編程： ·JTAG ·并行CPU（x1、x8、x16、x32、x128數據寬度模式） ·串行閃存（1個(gè)或4個(gè)閃存器件） ·128位AXI總線(xiàn) 總結與展望 Achronix的Speedcore eFPGA IP保持了高端FPGA的性能，最高運行頻率可達750MHz，典型的運行頻率也可以達到300MHz-500MHz，可以為ASIC或者SoC提供高性能硬件加速，是諸多智能化應用和邊緣計算的理想選擇，因而被領(lǐng)先科技企業(yè)選擇用于通信基礎設備、網(wǎng)絡(luò )加速、智能駕駛和金融科技等多種應用中。 從我們在ICCAD 2023上與客戶(hù)的交流來(lái)看，一些領(lǐng)先的國內系統公司和芯片設計企業(yè)已經(jīng)認識到eFPGA的優(yōu)點(diǎn)與價(jià)值，并進(jìn)一步在探討與Achronix進(jìn)行基于eFPGA的chiplet等新的合作模式。因此，我們可以展望在未來(lái)幾年中，集成了Speedcore等eFPGA的ASIC或者SoC將是智能化和高速網(wǎng)聯(lián)等領(lǐng)域內芯片設計企業(yè)的一條重要的創(chuàng )新之道。 |
