|
通過(guò)本次合作，雙方將共同創(chuàng )建由eFPGA賦能的Chiplet解決方案，劍指下一代芯片間互連技術(shù)的驗證 為了持續致力于為半導體市場(chǎng)提供行業(yè)領(lǐng)先的解決方案，先進(jìn)封裝解決方案設計領(lǐng)域的領(lǐng)先應用研究機構Fraunhofer IIS/EAS，以及業(yè)內唯一可同時(shí)提供高端FPGA和嵌入式FPGA（eFPGA）半導體知識產(chǎn)權（IP）解決方案的獨立供應商Achronix半導體公司（Achronix semiconductor Corporation）日前共同宣布：雙方已達成合作伙伴關(guān)系，共同構建異構chiplet解決方案，以驗證其在先進(jìn)的高性能系統解決方案中的性能和互操作性。 Fraunhofer研究所為大多數最先進(jìn)的封裝技術(shù)提供系統概念、設計服務(wù)和快速原型設計，并將在其下一個(gè)項目中充分利用Achronix的Speedcore™ eFPGA IP。相關(guān)多芯片系統解決方案將由多個(gè)chiplet組成，它們將被用于探索芯片間（chip-to-chip）的事務(wù)層互連，諸如束線(xiàn)（BoW）模式和通用chiplet高速互連協(xié)議UCIe。 各種chiplet正在迅速地被用于高性能、異構多芯片解決方案中，與通過(guò)印刷電路板上傳統連接線(xiàn)連接的分立化器件相比，chiplet具有更低的延遲、更高的帶寬和更低的成本。本項目將涵蓋的一個(gè)關(guān)鍵應用是高速ADC與Achronix®的eFPGA IP的連接，用于雷達以及無(wú)線(xiàn)和光通信中的預處理。Achronix的Speedcore eFPGA IP在該應用中發(fā)揮著(zhù)重要作用，具有低延遲和可重構性，同時(shí)可提供許多應用所需的高性能數據加速。 該項目的成果將創(chuàng )建一個(gè)適用于諸如5G/6G無(wú)線(xiàn)基礎設施、先進(jìn)駕駛員輔助系統（ADAS）和高性能測試和測量設備等應用的演示平臺。此次合作的結果將在稍后的新聞稿中公布，最終將可以為所有正在尋求與其半導體chiplet接口兼容的半導體市場(chǎng)參與者提供支持。 弗勞恩霍夫集成電路研究所（Fraunhofer Institute for Integrated Circuits IIS，簡(jiǎn)稱(chēng)Fraunhofer IIS）是微電子技術(shù)研究與IT系統解決方案和服務(wù)領(lǐng)域的全球領(lǐng)導者。在該研究所位于德累斯頓的EAS部門(mén)中，科學(xué)家們正在致力于研究用于領(lǐng)先電子系統的關(guān)鍵技術(shù)。此外，研究人員還專(zhuān)注于新的設計概念，以應對半導體元器件不斷小型化和集成電路復雜性日益提高的挑戰，目標是確保電子系統可以快速、資源高效、無(wú)錯誤、安全和可靠地發(fā)展。研究所的另一個(gè)重點(diǎn)是全新的“超越摩爾（More than Moore）”技術(shù)，其方向是支撐在單個(gè)元器件中組合各種各樣的組件并成功應用。 |
