DP1363F是高度集成的 收發(fā)器芯片,用于13.56Mhz的非接觸式通訊。 DP1363F收發(fā)器DP1363F支持下列操作模式 • 兼容替代CLRC663/RC663 • 讀寫(xiě)模式支持 ISO/IEC 14443A/MIFARE • 讀寫(xiě)模式支持 SO/IEC 14443IB • JIS X 6319-4 讀寫(xiě)模式支持(等效于FeliCa1方案) • 相應于 ISO/IEC 18092 的被動(dòng)發(fā)起方模式 • 讀寫(xiě)模式支持 ISO/IEC 15693 (識讀距離可達1M+) • 讀寫(xiě)模式支持 ICODE EPC UID/EPC OTP • 讀寫(xiě)模式支持 ISO/IEC 18000-3 mode 3/ EPC Class-1 HF DP1363F芯片特性 • 兼容替代CLRC663 • 高 射頻輸出功率的前端IC,傳輸速度高達848 kbit/s • 支持ISO/IEC 14443A/MIFARE,ISO/IEC 14443B和FeliCa • 相符于ISO/IEC 18092的P2P被動(dòng)發(fā)起方模式 • 支持ISO/IEC 15693,ICODE EPC UID和ISO/IEC 18000-3模式3/ EPC Class-1 HF • 以讀寫(xiě)模式支持MIFARE經(jīng)典加密 • 低功耗卡片檢測 • 符合“EMV非接觸式協(xié)議規范V2.0.1“所要求的發(fā)射功率 • 天線(xiàn)連接僅需用用最少量的外部元件 • 支持的主機接口: – SPI高達10 Mbit/s – I2C總線(xiàn)接口,高速模式可達400 kBd,超高速模式則可高達1000 kBd – RS232串行UART,最高至1228.8 kBd,電壓水平由引腳電源電壓決定 • 獨立 I2C總線(xiàn)接口用于連接安全訪(fǎng)問(wèn)模塊(SAM) – 512字節大小的FIFO緩沖器提供最高通信性能 – 靈活和高效的省電模式,包括斷電模式,待機模式和低功耗卡片檢測 • 由27.12 MHz晶振源通過(guò)集成的PLL產(chǎn)生系統時(shí)鐘,從而節省成本 • 3.3V 至 5V 的電源 • 多達8個(gè)可自由編程的輸入/輸出引腳 • 與ISO/IEC 14443A/MIFARE卡的讀寫(xiě)通信模式典型操作距離可達12厘米,取決于天線(xiàn)的尺寸和調諧 應用領(lǐng)域◆ 工業(yè)控制
◆ 智慧城市
◆ POS終端
◆ 智能家居
◆ 游戲設備
◆ 門(mén)禁讀卡器
|