|
隨著(zhù)FPGA密度的增加，系統設計人員能夠開(kāi)發(fā)規模更大、更復雜的設計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規模設計基于這樣的設計需求——需要在無(wú)線(xiàn)通道卡或者線(xiàn)路卡等現有應用中加入新功能，或者通過(guò)把兩種芯片功能合并到一個(gè)器件中，減小電路板面積，或者針對新應用開(kāi)發(fā)新設計。 這些不同的設計含有應用程序已有代碼，或者是對延時(shí)要求較高的DSP。對于這類(lèi)設計，綜合工具可能無(wú)法優(yōu)化設計，使其達到最優(yōu)，導致關(guān)鍵通路出現較長(cháng)的延時(shí)。關(guān)鍵通路延時(shí)較長(cháng)的原因在于邏輯綜合工具依靠估算的延時(shí)來(lái)綜合設計。 這些延時(shí)較長(cháng)的關(guān)鍵通路帶來(lái)了時(shí)序逼近問(wèn)題，導致性能劣化，迫使設計人員重新編寫(xiě)RTL代碼以改進(jìn)這些延時(shí)較長(cháng)的關(guān)鍵通路。此外，用戶(hù)在得到滿(mǎn)足時(shí)序規范的最佳RTL代碼之前，還需要進(jìn)行多次迭代。這就進(jìn)一步推遲了產(chǎn)品面市時(shí)間。 邏輯利用率較高的設計中出現的另一問(wèn)題是布線(xiàn)擁塞。設計人員必須重新編寫(xiě)RTL或者在布局布線(xiàn)工具中嘗試不同的設置，以提高這些關(guān)鍵通路的性能。這種“嘗試出錯”的方法也導致產(chǎn)品推遲面市，降低了效能。 設計人員在進(jìn)行時(shí)序逼近時(shí)，這兩個(gè)問(wèn)題的確是很大的挑戰，時(shí)序逼近成為系統設計人員面臨的主要難題。能夠同時(shí)解決這兩個(gè)問(wèn)題并提高性能的一種解決方案是采用物理綜合工具。物理綜合工具由FPGA供應商提供，有時(shí)也由第三方EDA工具供應商提供。物理綜合工具的主要功能是以盡可能少的迭代次數，通過(guò)減少關(guān)鍵通路的數量來(lái)提高時(shí)序逼近(即性能)，從而縮短了產(chǎn)品面市時(shí)間。 物理綜合工具的設計流程如圖1所示，按以下方式進(jìn)行工作。邏輯綜合工具使用邏輯復制等算法復制扇出較多的邏輯，對較長(cháng)的邏輯通路中的寄存器重新定時(shí)，以提高性能。物理綜合工具不同于邏輯綜合工具，它使用相似的算法，利用精確的延時(shí)和精確的信息來(lái)優(yōu)化關(guān)鍵通路。邏輯綜合工具更多的依靠全局延時(shí)估算，而物理綜合工具使用精確的延時(shí)。 
圖1. 物理綜合工具是整個(gè)綜合設計流程的一部分。 圖1顯示了物理綜合工具也是整個(gè)綜合流程的一部分。物理綜合工具作為綜合工具的一部分在邏輯綜合之后運行，為進(jìn)一步澄清概念，可以把它稱(chēng)為早期物理綜合。在這一流程中，邏輯綜合之后，工具對整個(gè)設計的布局布線(xiàn)進(jìn)行建模，再次使用重新定時(shí)和復制等算法來(lái)提高關(guān)鍵通路的性能。某些EDA供應商開(kāi)發(fā)了基于這一級精度的工具來(lái)解決時(shí)序逼近問(wèn)題。 圖2顯示了另一物理綜合工具流程，在典型流程中，布局階段之后首先調用這一流程。在這一階段，對設計進(jìn)行全面布局，對互聯(lián)延時(shí)進(jìn)行延時(shí)估算，因此，能夠更精確地預測關(guān)鍵通路。通過(guò)使用上面介紹的算法，可以改進(jìn)關(guān)鍵通路來(lái)滿(mǎn)足性能要求。不需要修改RTL代碼的任何一行就可以完成這些處理工作。在綜合工具中有可能以不精確的延時(shí)對寄存器重新定時(shí)，導致性能下降，而通過(guò)對設計進(jìn)行布局，使物理工具做出智能判斷，從而有助于預測對哪些寄存器重新定時(shí)，提高性能。
圖2. Quartus II設計軟件中的物理綜合工具設置。 目前的FPGA體系結構有兩個(gè)級別或者層次。第一級是邏輯模塊，它是LAB邏輯單元組或者集合。層次的第二級由邏輯單元組成，每個(gè)邏輯單元含有一對寄存器，一對查找表和一對全加器。在Altera FPGA中，這類(lèi)邏輯單元被稱(chēng)為自適應邏輯模塊(ALM)。這些邏輯模塊堆疊成陣列的形式，通過(guò)一定數量的連線(xiàn)(布線(xiàn))與片內存儲器模塊、DSP模塊和IO模塊連接起來(lái)，從而構成了FPGA體系結構。 在典型設計流程中，進(jìn)行兩次布局。第一步是在邏輯模塊級對整個(gè)設計進(jìn)行布局。完成后，布局算法將邏輯放在邏輯單元級。由于物理綜合工具依靠精確的信息，因此經(jīng)過(guò)第二次布局后，很容易看出物理綜合結果得到了提高，產(chǎn)生質(zhì)量更好的結果(QoR)，從而提高了效能。 物理綜合工具能夠提高效能的另一應用是結合漸進(jìn)式設計流程進(jìn)行設計。在這種方法中，不是在整個(gè)設計中使用物理綜合，而是將其應用到每個(gè)模塊上。由于物理綜合工具重點(diǎn)放在它需要的模塊上，因此，這不但有助于縮短編譯時(shí)間，而且還提高了性能。 物理綜合工具是Altera Quartus II布局布線(xiàn)工具的一部分。物理綜合工具為用戶(hù)提供優(yōu)化選擇和努力等級，以提高性能和效能。下面列出了用戶(hù)可以控制的某些優(yōu)化選項。 可提高性能的物理綜合 組合邏輯物理綜合：工具基于精確的信息來(lái)進(jìn)一步優(yōu)化組合邏輯。這一選項使Quartus II物理綜合工具能夠重新綜合設計中的組合邏輯，縮短關(guān)鍵通路的延時(shí)，提高性能。 異步流水線(xiàn)物理綜合：裝入和清除等流水線(xiàn)異步信號。這一選項使Quartus II物理綜合工具能夠在裝入和清除信號中插入流水線(xiàn)寄存器，提高性能。 用于寄存器的物理綜合 重新定時(shí)：使工具能夠自動(dòng)進(jìn)行寄存器平衡。這一選項使Quartus II能夠在組合電路間移動(dòng)寄存器，提高性能。 寄存器復制：對扇出較多寄存器進(jìn)行復制。這一選項使Quartus II能夠根據布局信息來(lái)復制寄存器，提高性能。 用于適配的物理綜合 組合邏輯物理綜合：這是對組合電路進(jìn)行第二次優(yōu)化。Quartus II對組合電路進(jìn)行第二次優(yōu)化，以幫助適配設計。 完成邏輯至存儲器映射：這將組合邏輯映射到存儲器，從而減小面積。Quartus II將組合邏輯自動(dòng)映射到未使用的存儲器模塊中，以減小面積，適配設計。 Quartus II還提供漸進(jìn)式設計流程，同時(shí)支持自上而下和自下而上的設計流程。這類(lèi)流程用于縮短編譯時(shí)間，提高性能。 本文小結 提高效能和產(chǎn)品及時(shí)面市是任何產(chǎn)品獲得成功的關(guān)鍵。利用物理綜合工具來(lái)提高設計性能意味著(zhù)更短的設計周期和更高的效能。能夠高效地使用這類(lèi)工具的設計人員必將獲勝。 來(lái)源：電子工程網(wǎng) |
