|
近日，博通公司正式對外宣布，推出其創(chuàng )新的3.5D eXtreme Dimension系統級（XDSiP）封裝平臺技術(shù)。這一技術(shù)的推出標志著(zhù)博通在高性能計算和人工智能（AI）處理器封裝技術(shù)方面取得了重大突破。 據悉，3.5D XDSiP封裝平臺是業(yè)界首個(gè)3.5D F2F（Face-to-Face）封裝技術(shù)，該平臺專(zhuān)為高性能AI和HPC（高性能計算）處理器設計，旨在滿(mǎn)足日益增長(cháng)的算力需求。該平臺在單一封裝中集成了超過(guò)6000平方毫米的硅芯片和多達12個(gè)HBM（High Bandwidth Memory）內存堆棧，以滿(mǎn)足AI芯片的高效率、低功耗的計算需求。 在技術(shù)上，3.5D XDSiP平臺融合了臺積電的CoWoS-L封裝技術(shù)，結合了2.5D集成和3D封裝的優(yōu)勢，從而形成了獨特的3.5D封裝技術(shù)。該平臺能夠將3D堆疊芯片、網(wǎng)絡(luò )與I/O芯粒以及HBM內存高度整合，形成系統級封裝（SiP）。其最大中介層面積可達4719平方毫米，相當于光罩面積的5.5倍，同時(shí)支持最多12顆HBM3或HBM4高帶寬內存芯片的封裝。 為了實(shí)現極致性能，博通提出了采用F2F（面對面）方法，通過(guò)混合銅鍵合（HCB）技術(shù)，將不同的計算芯粒堆疊在一起。這一方案的關(guān)鍵在于，使用無(wú)凸起HCB技術(shù)將上層和底層芯片直接堆疊，無(wú)需傳統的TSV（Through Silicon Via）硅通孔。這一創(chuàng )新帶來(lái)了諸多好處：信號連接數量大幅提升約7倍，信號傳輸路徑縮短，互連功耗最多可降低90%，從而極大降低了延遲，同時(shí)提供了更高的堆疊靈活性。 在互連密度和功率效率方面，3.5D XDSiP平臺相較于F2B方法實(shí)現了顯著(zhù)提升。這種創(chuàng )新的F2F堆疊方式直接連接頂層金屬層，實(shí)現了密集可靠的連接，并最小化了電氣干擾，具有極佳的機械強度。通過(guò)使用3D HCB而不是平面的芯片間PHY，將芯片間接口的功耗降低了10倍。同時(shí)，該平臺最大限度地減少了3D堆棧中計算、內存和I/O組件之間的延遲。此外，更小的轉接板和封裝尺寸也進(jìn)一步節省了成本并改善了封裝翹曲。 博通計劃利用這一先進(jìn)的封裝平臺，為Google、Meta、OpenAI等科技巨頭設計定制化的AI/HPC處理器和ASIC芯片。同時(shí)，博通還將提供豐富的IP資源，包括HBM PHY、PCIe、GbE，甚至是全套芯粒方案和硅光子技術(shù)。這意味著(zhù)客戶(hù)可以專(zhuān)注于設計其處理器的核心部分——處理單元架構，而無(wú)需擔心外圍IP和封裝問(wèn)題。 目前，博通正在積極開(kāi)發(fā)基于3.5D XDSiP封裝平臺的產(chǎn)品。據悉，共有6款產(chǎn)品正在開(kāi)發(fā)中，預計最快將在2026年2月開(kāi)始出貨。 |
