|
近日，臺積電宣布其2納米（nm）先進(jìn)制程工藝已成功進(jìn)入試產(chǎn)階段，并取得了令人矚目的成果。據供應鏈消息透露，臺積電在新竹縣寶山工廠(chǎng)進(jìn)行的2nm工藝試產(chǎn)工作中，良品率已超過(guò)60%。 此次試產(chǎn)的2nm工藝是臺積電在半導體制造技術(shù)領(lǐng)域的又一里程碑。相較于前代3nm制程，全新的2nm工藝在性能上預計將有10%至15%的提升，同時(shí)在保持同等性能的前提下，功耗可降低30%。這一顯著(zhù)的進(jìn)步得益于臺積電在晶體管架構、材料科學(xué)以及生產(chǎn)工藝等方面的持續創(chuàng )新和優(yōu)化。 在半導體行業(yè)中，良品率是衡量芯片生產(chǎn)質(zhì)量的重要指標之一，它直接決定了芯片的成本和供應穩定性。臺積電此次2nm工藝試產(chǎn)的良品率超過(guò)60%，這一數據不僅超出了公司內部預期目標，也遠超行業(yè)平均水平。這一高良品率不僅有助于降低生產(chǎn)成本，提升生產(chǎn)效率，更為臺積電在全球半導體市場(chǎng)的競爭力注入了強勁動(dòng)力。 據了解，臺積電在2nm制程節點(diǎn)采用了先進(jìn)的Gate-all-around FETs（GAAFET）晶體管架構，并結合了一系列創(chuàng )新技術(shù)，如NanoFlex等，為芯片設計人員提供了更多的設計靈活性。這些技術(shù)創(chuàng )新不僅提升了芯片的性能和功耗表現，還為現代CPU、GPU和SoC設計提供了更大容量的緩存，從而在處理大批量數據時(shí)能夠顯著(zhù)提高數據處理速度。 臺積電表示，盡管目前2nm工藝仍處于試產(chǎn)初期階段，但一切都按計劃穩步進(jìn)行。公司預計在未來(lái)一段時(shí)間內，將進(jìn)一步提升良品率，并加快2nm產(chǎn)線(xiàn)的建設，以滿(mǎn)足市場(chǎng)對2nm工藝技術(shù)的強勁需求。根據臺積電的計劃，2nm工藝預計將于2025年下半年進(jìn)入量產(chǎn)階段，客戶(hù)最快在2026年前就能收到首批采用2nm工藝制造的芯片。 |
