基于RK3568 + FPGA國產(chǎn)平臺的多通道AD實(shí)時(shí)采集顯示方案分享

發(fā)布時(shí)間:2025-3-28 14:23    發(fā)布者:Tronlong--
在工業(yè)控制與數據采集領(lǐng)域,高精度的AD采集和實(shí)時(shí)顯示至關(guān)重要。今天,我們就來(lái)基于瑞芯微RK3568J+ FPGA國產(chǎn)平臺深入探討以下,它是如何實(shí)現該功能的。適用開(kāi)發(fā)環(huán)境如下:
Windows開(kāi)發(fā)環(huán)境:Windows 7 64bit、Windows 10 64bit
Linux開(kāi)發(fā)環(huán)境:Ubuntu18.04.4 64bit、VMware15.5.5
U-Boot:U-Boot-2017.09
Kernel:Linux-4.19.232、Linux-RT-4.19.232
LinuxSDK:LinuxSDK-[版本號](基于rk356x_linux_release_v1.3.1_20221120)
AMP SDK:rk356x_amp_sdk_release_v1.2.3_20230515
Pango Design Suite(PDS):PDS_2022.2-SP3
硬件開(kāi)發(fā)環(huán)境:創(chuàng )龍科技TL3568F-EVM評估板(瑞芯微RK3568J + 紫光同創(chuàng )Logos-2)、TL7606P模塊(CL1606/AD7606芯片,8通道,采樣率200KSPS)、TL7616P模塊(CL1616/AD7616芯片,16通道,采樣率1MSPS)。

測試數據匯總
測試數據匯總如下:
表 1


RK3568J + FPGA國產(chǎn)平臺
瑞芯微RK3568J/RK3568B2處理器集成了四核ARM Cortex-A55處理器,主頻高達1.8GHz/2.0GHz。創(chuàng )龍科技基于瑞芯微RK3568J/RK3568B2 + 紫光同創(chuàng )Logos-2 PG2L50H/PG2L100H FPGA,推出了SOM-TL3568F工業(yè)核心板和TL3568F-EVM評估板。
值得一提的是,創(chuàng )龍科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、電源、晶振、連接器等所有元器件均采用國產(chǎn)工業(yè)級方案,國產(chǎn)化率100%!
此外,RK3568J + FPGA評估板具備豐富的接口資源,包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口,以及MIPI LCD、LVDS LCD、TFT LCD、HDMI OUT等視頻接口,滿(mǎn)足客戶(hù)的項目評估需求!

RK3568J + FPGA核心板典型應用領(lǐng)域

圖 1

pcie_ad_display案例演示
為了簡(jiǎn)化描述,本文僅摘錄部分方案功能描述與測試結果。
案例說(shuō)明
案例基于FPGA端采集8/16通道AD數據,ARM端CPU3核心運行RT-Thread
(RTOS)程序,并通過(guò)PCIe總線(xiàn)從FPGA端接收AD數據。
ARM端CPU0、CPU1、CPU2核心運行Linux系統,CUP3核心(運行RT-Thread(RTOS)程序)通過(guò)rpmsg將AD數據發(fā)送至Linux應用程序,Linux應用程序通過(guò)rpmsg接收RT-Thread(RTOS)發(fā)送的AD數據,并將數據轉換得到電壓值,然后通過(guò)Qt顯示波形至顯示屏。
備注:本案例目前僅支持在CPU3核心運行RT-Thread(RTOS)程序。
系統工作示意框圖如下所示。

圖 2 系統工作示意框圖
案例演示
請將創(chuàng )龍科技TL7606P模塊連接至評估板FPGA EXPORT(CON26)接口,將HDMI顯示器與評估板HDMI OUT接口連接,將評估板USB TO UART2串口、RS232 UART0串口連接至PC機,硬件連接如下圖所示。

圖 3
案例支持TL7606P模塊8通道同時(shí)采集與顯示。本次測試以TL7606P模塊V1和V5通道為例,請分別正確連接至信號發(fā)生器A通道和B通道。信號發(fā)生器設置A通道輸出頻率為200Hz、峰峰值為6.0Vpp(即幅值為3.0V)的正弦波信號,B通道輸出頻率為1KHz、峰峰值為6.0Vpp(即幅值為3.0V)的正弦波信號。
請參考產(chǎn)品資料完成環(huán)境配置,將本案例FPGA程序固化至FPGA運行,將amp.img鏡像文件固化至評估板。將案例可執行程序拷貝至評估板文件系統后,執行如下命令,以連續模式采集數據。
Target#                ./pcie_ad_display -d ad7606 -m 2

圖 4
同時(shí),HDMI顯示屏將會(huì )實(shí)時(shí)顯示動(dòng)態(tài)波形,如下圖所示。

圖 5
當你想停止程序運行時(shí),按下"Ctrl + C"可停止程序運行。

圖 6
到這里,我們的演示步驟結束。想要查看更多瑞芯微RK3568J + FPGA國產(chǎn)平臺更多相關(guān)的案例演示,歡迎各位工程師在公眾號(Tronlong創(chuàng )龍科技)查閱,快來(lái)試試吧!
本文地址:http://selenalain.com/thread-884728-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页