|
近日，復旦大學(xué)集成芯片與系統全國重點(diǎn)實(shí)驗室、芯片與系統前沿技術(shù)研究院周鵬 - 劉春森團隊在半導體電荷存儲領(lǐng)域取得了突破性的科研成果。該團隊通過(guò)構建準二維泊松模型，在理論上預測了超注入現象，成功打破了現有存儲速度的理論極限，研制出“破曉（PoX）”皮秒閃存器件。據悉，其擦寫(xiě)速度可提升至亞1納秒（400皮秒），相當于每秒可執行25億次操作，是迄今為止世界上最快的半導體電荷存儲技術(shù)，這一成果在相關(guān)領(lǐng)域引發(fā)廣泛關(guān)注。 在當今數字化時(shí)代，隨著(zhù)人工智能、物聯(lián)網(wǎng)等新興技術(shù)的飛速發(fā)展，對于信息存儲和處理的速度要求日益提高。半導體電荷存儲技術(shù)作為電子設備的核心基礎之一，其性能的提升成為制約整個(gè)信息技術(shù)產(chǎn)業(yè)發(fā)展的關(guān)鍵因素。在此背景下，復旦大學(xué)周鵬 - 劉春森團隊敏銳地捕捉到這一重大研究需求，投身于提升半導體電荷存儲速度的攻堅之戰。 據介紹，該團隊在研究過(guò)程中面臨著(zhù)巨大的挑戰。傳統閃存技術(shù)存在存儲速度瓶頸，受半導體特殊電場(chǎng)分布等因素限制，電子加速存在理論上限，導致閃存存儲速度無(wú)法突破注入極值點(diǎn)。為了解決這一難題，團隊摒棄傳統思維定式，從存儲器件的底層理論機制出發(fā)進(jìn)行深入探究。 經(jīng)過(guò)長(cháng)期不懈的努力，團隊創(chuàng )新性地構建了準二維泊松模型。在這一理論模型的基礎上，他們成功預測了超注入現象，即通過(guò)結合二維狄拉克能帶結構與彈道輸運特性，調制二維溝道的高斯長(cháng)度，實(shí)現了溝道電荷向浮柵存儲層的超注入。在超注入機制下，電子無(wú)需像傳統方式那樣“助跑”，就可以直接提至高速，而且可以進(jìn)行無(wú)限注入，不再受注入極值點(diǎn)的制約。 基于這一理論創(chuàng )新，“破曉（PoX）”皮秒閃存器件應運而生。該器件在實(shí)驗測試中展現出了驚人的性能。其擦寫(xiě)速度提升至亞1納秒（400皮秒），這一速度遠超現有技術(shù)和產(chǎn)品，相當于每秒可執行25億次操作。這一卓越的成果，使得“破曉（PoX）”皮秒閃存器件成為迄今為止世界上最快的半導體電荷存儲技術(shù)。 這一突破不僅為解決人工智能時(shí)代對高速存儲的迫切需求提供了可能，還將對整個(gè)半導體產(chǎn)業(yè)產(chǎn)生深遠的影響。在大規模數據存儲與處理日益增長(cháng)的市場(chǎng)需求下，“破曉（PoX）”皮秒閃存器件的出現，有望引發(fā)存儲技術(shù)的全面革新。例如，在未來(lái)，個(gè)人電腦可能會(huì )徹底摒棄傳統的內存和外存概念，實(shí)現數據的無(wú)層存儲；AI大模型也能夠更加高效地運行，其本地部署的難題或因此迎刃而解，進(jìn)而推動(dòng)整個(gè)半導體產(chǎn)業(yè)的格局發(fā)生重大變化。 從科技發(fā)展的長(cháng)遠角度來(lái)看，這一成果的意義更為重大。它標志著(zhù)我國在半導體芯片技術(shù)這一關(guān)鍵領(lǐng)域取得了領(lǐng)先地位，為我國在相關(guān)領(lǐng)域實(shí)現技術(shù)引領(lǐng)提供了強有力的支撐。在過(guò)去，我國在高端半導體芯片技術(shù)方面一直面臨著(zhù)被“卡脖子”的困境，而此次周鵬 - 劉春森團隊的成功突破，將有力地改變這一局面。 回顧這一成果的誕生歷程，團隊歷經(jīng)十年的科研攻關(guān)，從2015年開(kāi)始聚焦閃存技術(shù)速度問(wèn)題，通過(guò)持續的理論創(chuàng )新和不懈的實(shí)驗探索，逐步攻克了一個(gè)又一個(gè)難關(guān)。2018年，團隊利用多重二維材料構建二維半浮柵閃存結構，取得了一定的階段性成果；2021年，又修正傳統理論機制，研制出范德華異質(zhì)結閃存。此次“破曉（PoX）”皮秒閃存器件的成功研制，是團隊十年磨一劍的結晶，見(jiàn)證了他們在科研道路上不斷探索創(chuàng )新、勇攀高峰的堅定決心。 目前，“破曉（PoX）”相關(guān)技術(shù)已發(fā)表了高質(zhì)量的研究成果，如《亞納秒超注入閃存》一文于北京時(shí)間4月16日晚間在國際頂尖學(xué)術(shù)期刊《自然》（Nature）上發(fā)表。并且，團隊還在積極推進(jìn)技術(shù)的產(chǎn)業(yè)化落地，相關(guān)原型器件的集成工作已順利開(kāi)展，目前“破曉”與CMOS結合打造出的Kb級芯片已成功流片。下一步，團隊計劃在3到5年將其集成到幾十兆的水平，屆時(shí)可授權給企業(yè)進(jìn)行產(chǎn)業(yè)化，讓這一先進(jìn)技術(shù)更快地服務(wù)于社會(huì )。 |
