|
Altera 公司的Cyclone IV 系列FPGA包括兩個(gè)系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架構,6 K 到150 K 的邏輯單元,高達6.3 Mb 的嵌入式存儲器,小于1.5 W 的總功耗;Cyclone IV GX 器件提供高達八個(gè)3.125 Gbps高速收發(fā)器,用于大批量，成本敏感的應用如無(wú)線(xiàn)、有線(xiàn)、廣播、工業(yè)，用戶(hù)以及通信等行業(yè).本文介紹了Cyclone IV 器件系列主要特性,收發(fā)器通道框圖以及Cyclone IV GX FPGA開(kāi)發(fā)套件主要特性,框圖,電路圖和材料清單. Altera 新的Cyclone®IV 系列 FPGA 器件鞏固了Cyclone 系列在低成本、低功耗FPGA市場(chǎng)的領(lǐng)導地位，并且目前提供集成收發(fā)器功能的型號。Cyclone IV 器件旨在用于大批量，成本敏感的應用，使系統設計師在降低成本的同時(shí)又能夠滿(mǎn)足不斷增長(cháng)的帶寬要求。 Cyclone IV 器件系列是建立在一個(gè)優(yōu)化的低功耗工藝基礎之上，并提供以下兩種型 號： ■ Cyclone IV E— 最低的功耗，通過(guò)最低的成本實(shí)現較高的功能性 ■ Cyclone IV GX— 最低的功耗，集成了3.125 Gbps 收發(fā)器的最低成本的FPGA Cyclone IV 器件集成了一個(gè)可選擇的低成本收發(fā)器，在未影響性能的情況下，節省了功耗及成本。針對無(wú)線(xiàn)、有線(xiàn)、廣播、工業(yè)，用戶(hù)以及通信等行業(yè)中的低成本的小型應用，Cyclone IV 器件無(wú)疑是最理想的選擇。 Cyclone IV 器件系列主要特性: ■ 低成本、低功耗的FPGA 架構： ■ 6 K 到150 K 的邏輯單元 ■ 高達6.3 Mb 的嵌入式存儲器 ■ 高達360 個(gè)18 × 18 乘法器，實(shí)現DSP 處理密集型應用 ■ 協(xié)議橋接應用，實(shí)現小于1.5 W 的總功耗 ■ Cyclone IV GX 器件提供高達八個(gè)高速收發(fā)器以支持： ■ 高達3.125 Gbps 的數據速率 ■ 8B/10B 編碼器/ 解碼器 ■ 8-bit 或者10-bit 位物理介質(zhì)附加子層(PMA) 到物理編碼子層(PCS) 接口 ■ 字節串化器/ 解串器(SERDES) ■ 字對齊器 ■ 速率匹配FIFO ■ 公共無(wú)線(xiàn)電接口(CPRI) 的TX 位滑塊 ■ 電路空閑 ■ 動(dòng)態(tài)通道重配置以實(shí)現數據速率及協(xié)議的即時(shí)修改 ■ 靜態(tài)均衡及預加重以實(shí)現最佳的信號完整性 ■ 每通道150 mW 的功耗 ■ 靈活的時(shí)鐘結構以支持單一收發(fā)器模塊中的多種協(xié)議 ■ Cyclone IV GX 器件對PCI Express (PIPE)(PCIe)Gen 1 提供了專(zhuān)用的硬核IP： ■ ×1,×2, 和×4 通道配置 ■ 終點(diǎn)和根端口配置 ■ 高達256-byte 的有效負載 ■ 一個(gè)虛擬通道 ■ 2 KB 重試緩存 ■ 4 KB 接收(Rx) 緩存 ■ Cyclone IV GX 器件提供多種協(xié)議支持： ■ PCIe (PIPE) Gen 1×1,×2, 和×4 (2.5 Gbps) ■ 千兆以太網(wǎng)(1.25 Gbps) ■ CPRI ( 高達3.072 Gbps) ■ XAUI (3.125 Gbps) ■ 三倍速率串行數字接口(SDI）( 高達2.97 Gbps) ■ 串行RapidIO(3.125 Gbps) ■ Basic 模式( 高達3.125 Gbps) ■ V-by-One( 高達3.0 Gbps) ■ DisplayPort(2.7 Gbps) ■ 串行高級技術(shù)附件(Serial Advanced Technology Attachment (SATA))( 高達3.0 Gbps) ■ OBSAI( 高達3.072 Gbps) ■ 高達532 個(gè)用戶(hù)I/O ■ 高達840 Mbps 發(fā)送器(Tx), 875 Mbps Rx 的LVDS 接口 ■ 支持高達200 MHz 的DDR2 SDRAM 接口 ■ 支持高達167 MHz 的QDRII SRAM 和DDR SDRAM ■ 每器件中高達8 個(gè)鎖相環(huán)(PLLs) ■ 支持商業(yè)與工業(yè)溫度等級 Cyclone IV 器件系列體系結構 這一部分介紹了Cyclone IV 器件的體系結構，其中包括以下幾方面內容： ■ FPGA 核心架構 ■ I/O 特性 ■ 時(shí)鐘管理 ■ 外部存儲器接口 ■ 配置 ■ 高速收發(fā)器( 僅適用于Cyclone IV GX 器件) ■ PCI Express 的硬核IP( 僅適用于Cyclone IV GX 器件) FPGA 核心架構 Cyclone IV 器件采用了與成功的Cyclone 系列器件相同的核心架構。這一架構包括由四輸入查找表(LUTs) 構成的LE, 存儲器模塊以及乘法器。 每一個(gè)Cyclone IV 器件的M9K 存儲器模塊都具有9 Kbit 的嵌入式SRAM 存儲器。您可以把M9K 模塊配置成單端口、簡(jiǎn)單雙端口、真雙端口RAM 以及FIFO 緩沖器或者ROM，通過(guò)配置也可以實(shí)現表1-7 中的數據寬度。 Cyclone IV 器件中的乘法器體系結構與現有的Cyclone 系列器件是相同的。嵌入式乘法器模塊可以在單一模塊中實(shí)現一個(gè)18 × 18 或兩個(gè) 9 × 9 乘法器。Altera 針對乘法器模塊的使用提供了一整套的DSP IP，其中包括有限脈沖響應(FIR)， 快速傅里葉變換(FFT) 和數字控制震蕩器(NCO) 功能。Quartus®II 設計軟件中的DSP Builder 工具集成了MathWorks Simulink 與MATLAB 設計環(huán)境，從而實(shí)現了一體化的DSP 設計流程。 
圖1.Cyclone IV GX 器件的收發(fā)器通道框圖 Altera Cyclone IV GX FPGA開(kāi)發(fā)套件 Altera® Cyclone® IV GX FPGA開(kāi)發(fā)套件為迅速開(kāi)始開(kāi)發(fā)低成本、低功耗FPGA系統級設計提供了全面的、同類(lèi)最佳的設計環(huán)境。該套件幫助您縮短了產(chǎn)品開(kāi)發(fā)周期，使您能夠更迅速的將產(chǎn)品推向市場(chǎng)，樹(shù)立新的產(chǎn)品里程碑。采用這一平臺，您能夠： 使用Cyclone IV GX PCI Express硬核知識產(chǎn)權(IP)和PCI-SIG®兼容電路板，開(kāi)發(fā)并測試PCI Express® Gen1 x1、x2、x4端點(diǎn)設計。 使用板上DDR2存儲器，通過(guò)其擴展功能，高速中間鏈接卡(HSMC)連接器，開(kāi)發(fā)并測試多通路協(xié)議橋接設計。Altera合作伙伴提供30多種不同的HSMC，以及CPRI、SATA和SDI等支持協(xié)議。 重新使用套件電路板測試系統提供的實(shí)例設計，加速您的FPGA設計。 針對您產(chǎn)品的低成本和低功耗電路板，使用套件的主板作為設計模型。 Cyclone IV GX FPGA開(kāi)發(fā)套件包括： Cyclone IV GX FPGA開(kāi)發(fā)板(參見(jiàn)圖1) 安裝的器件 F896封裝的Cyclone IV GX EP4CGX150N FPGA 配置狀態(tài)和設置單元 通過(guò)MAX® II EPM2210 CPLD和閃存進(jìn)行被動(dòng)串行(PS)配置 使用Quartus®II編程器的板上USB-BlasterTM下載電纜 時(shí)鐘 板上時(shí)鐘振蕩器：50 MHz、100 MHz(可設置)和125 MHz 用于外部時(shí)鐘輸入的SMA連接器 用于時(shí)鐘輸出的SMA連接器 通用用戶(hù)輸入和輸出 LED LCD顯示屏 按鍵和雙列直插封裝(DIP)開(kāi)關(guān) 存儲器件 128-MB DDR2 SDRAM，支持32位數據總線(xiàn)。 64-MB同步閃存和4-MB SSRAM 元件和接口 PCI Express邊沿連接器 10/100/1000-Mbps以太網(wǎng)PHY，提供RJ-45連接器。 兩個(gè)HSMC連接器 電源測量電路 電源 筆記本計算機直流輸入 PCI Express邊沿連接器電源 其他特性 PCI Express短卡 符合RoHS Cyclone IV GX FPGA開(kāi)發(fā)套件軟件組成(可以通過(guò)表2下載) 設計實(shí)例 電路板更新入口，含有Nios®II處理器網(wǎng)絡(luò )服務(wù)器，支持遠程系統更新。 電路板測試系統 完整的文檔(參見(jiàn)表2) 免費的Quartus II網(wǎng)絡(luò )版軟件，包括對Cyclone IV FPGA的支持，以及： Nios II嵌入式設計套裝 MegaCore®IP庫包括PCI Express、三速以太網(wǎng)、SDI和DDR2高性能控制器MegaCore IP內核 通過(guò)OpenCore Plus進(jìn)行IP評估 回環(huán)和調試HSMC 電源適配器和電纜
圖2.Cyclone IV GX FPGA開(kāi)發(fā)套件外形圖和主要元件分布圖 The board features the following major component blocks: ■ Cyclone IV GX EP4CGX150DF31 FPGA in the 896-pin FineLine BGA (FBGA)package ■ 1.2-V core power ■ MAX® II EPM2210GF256 CPLD in the 256-pin FBGA package ■ 1.8-V core power ■ FPGA configuration circuitry ■ MAX II CPLD EPM2210 System Controller and flash fast passive parallel (FPP) configuration ■ Active serial configuration ■ On-board USB-BlasterTM for use with the Quartus® II Programmer ■ JTAG header for external USB-Blaster with the Quartus II Programmer ■ On-Board ports ■ Embedded USB-Blaster ■ One gigabit Ethernet port ■ Communication ports ■ PCI Express (PCIe) edge connector ■ 10/100/1000BASE-T Ethernet PHY with RJ-45 connector ■ Two High-Speed Mezzanine Card (HSMC) interfaces ■ On-Board memory ■ 4-MB (x16) Synchronous Static Random Access Memory (SSRAM) ■ Two 32-MB (x32) DDR2 SDRAM ■ 64-MB flash ■ On-Board clocking circuitry ■ 50.000-MHz oscillator ■ 125.000-MHz oscillator ■ SMA clock input ■ SMA clock output ■ Programmable oscillator (default: 100.000-MHz) ■ General user I/O ■ LEDs and display ■ Eight FPGA user LEDs ■ One configuration done LED ■ One error LED ■ Five Ethernet status LEDs ■ One USB status LED ■ One power status LED ■ Five configuration LEDs ■ A two-line 16-character LCD display ■ Push-Button switches ■ One CPU reset push-button switch ■ One MAX II configuration reset push-button switch ■ One program-load push-button switch—configure the FPGA from flash memory ■ One program-select push-button switch—select image to load from flash memory or serial configuration (EPCS) device ■ Four general user push-button switches ■ DIP switches ■ Board settings DIP switch ■ JTAG chain select DIP switch ■ PCIe control DIP switch ■ Configuration settings DIP switch ■ User DIP switch ■ Power supply ■ 16-V DC input ■ 2.5-mm barrel jack for DC power input ■ On/Off slide power switch ■ On-Board power measurement circuitry ■ 20-W per HSMC interface ■ Mechanical ■ PCIe small form factor board ■ Bench-top operation
圖3.Cyclone IV GX FPGA 開(kāi)發(fā)板方框圖
圖4.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(1)
圖5.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(2)
圖6.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(3)
圖7.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(4)
圖8.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(5)
圖9.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(6)
圖10.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(7)
圖11.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(8)
圖12.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(9)
圖13.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(10)
圖14.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(11)
圖15.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(12)
圖16.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(13)
圖17.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(14)
圖18.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(15)
圖19.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(16)
圖20.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(17)
圖21.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(18)
圖22.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(19)
圖23.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(20)
圖24.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(21)
圖25.Cyclone IV GX FPGA 開(kāi)發(fā)板電路圖(22) Cyclone IV GX FPGA 開(kāi)發(fā)板材料清單(BOM)見(jiàn):
Cyclone IV GX FPGA 開(kāi)發(fā)板材料清單.rar
(15.38 KB)
詳情請見(jiàn): 
cyiv-51001_CH[1].pdf
(489.96 KB)
ug_civgx_fpga_dev_kit[1].pdf
(2.31 MB)
cycloneIVGX_4cgx150_fpga_v10.1.0.part1.rar
(25 MB)
cycloneIVGX_4cgx150_fpga_v10.1.0.part2.rar
(25 MB)
cycloneIVGX_4cgx150_fpga_v10.1.0.part3.rar
(25 MB)
cycloneIVGX_4cgx150_fpga_v10.1.0.part4.rar
(15.31 MB)
來(lái)源：網(wǎng)絡(luò ) |
