|
稍早前，IEEE舉辦的國際物理設計研討會(huì )(ISPD)中，與會(huì )專(zhuān)家探討了半導體制造朝8nm節點(diǎn)邁進(jìn)的可能性。盡管目前有三種相互競爭的工具可用于量產(chǎn)，但未來(lái)的發(fā)展道路仍然荊棘遍布。來(lái)自臺積電(TSMC)的研究員Burn Lin表示，無(wú)論采用這三種方法中的哪一種，都必須先克服微縮到8nm設計規則的障礙。 這三種方法分別是采用多重圖案(multi-patterning)輔助的193nm浸入式光刻技術(shù)；超紫外光(EUV)光刻；以及電子束光刻(e-beam lithography)。據Lin表示，浸入式光刻已經(jīng)接近真正可實(shí)現的階段了，但它仍面臨著(zhù)不斷上升的成本障礙。EUV在13.5nm波長(cháng)已經(jīng)證實(shí)能用于次20nm設計規則，但它需要更好的聚焦機制和可實(shí)現更高產(chǎn)出的光源，以克服低于65%的光學(xué)反射率問(wèn)題。而今天，我們已經(jīng)知道電子束能夠用于8nm節點(diǎn)，但由于它的速度太慢、吞吐量過(guò)低，因此被視為最后一個(gè)技術(shù)選項。 為了解決電子束的吞吐量問(wèn)題，Lin表示他們已經(jīng)在KLA-Tencor和Mapper Lithography BV設備上采用大規模平行電子束，即同時(shí)讓數千個(gè)電子束來(lái)加快吞吐量，但目前僅在可靠性、一致性和精確性方面獲得改善。 在今年度的ISPD中，其中一篇最佳論文提名，是來(lái)自于臺大教授張耀文(Yao-Wen Chang)帶領(lǐng)的研究團隊，該論文探討了藉由重新排列寫(xiě)入順序來(lái)解決大規模電子束寫(xiě)入過(guò)程中的過(guò)熱問(wèn)題， 以便更好地控制維度扭曲。 IBM Research的科學(xué)家Shayak Banerjee則說(shuō)明如何在多邊形布局上形塑容差，這對更先進(jìn)節點(diǎn)光刻技術(shù)將有所助益。他同時(shí)說(shuō)明了運用掩膜和布局最佳化來(lái)控制這些多邊形的兩種制造方法。 
為了向8nm節點(diǎn)目標邁進(jìn)，Mapper Lithography公司讓超過(guò)10萬(wàn)個(gè)電子光束同時(shí)運作╱資料來(lái)源：Mapper Lithography 3D架構憶阻器 加州大學(xué)圣塔巴巴拉分校教授Tim Cheng的論文描述了如何運用3D技術(shù)來(lái)實(shí)現夢(mèng)幻半導體──憶阻器(memristor)。 采用混合3D整合技術(shù)，Cheng的存儲器架構在密度達每平方公分100,000Gb，以及頻寬達每秒10億Gb的縱橫閂(crossbar)垂直線(xiàn)中夾入憶阻材料(memristive material)。 該設計的最大挑戰，是必須克服基于縱橫閂元件的細粒維度和芯片接口引腳的失配情況，Cheng已經(jīng)克服了新的3D過(guò)孔朝接口引腳方向傾斜的挑戰。 而最佳論文獎則由愛(ài)荷華州立大學(xué)(Iowa State University)教授Chirs Chu獲得，他提出了一種可在VLSI固定擺置范圍平面規劃中檢測最佳化電路模組外形的演算法，與之前最先進(jìn)的技術(shù)相比，其效能可提升10~100倍。 ISPD同時(shí)宣布向臺灣清華大學(xué)教授劉炯朗(Dave CL Liu)致意，他稍早前才獲得了ISPD頒發(fā)的菲爾卡夫曼獎(Phil Kaufman Award)，用以表?yè)P他在VLSI電路物理設計方面的杰出成就。 |
