基于Virtex5的PCI-Express總線(xiàn)接口設計

發(fā)布時(shí)間:2010-3-8 13:40    發(fā)布者:李寬
關(guān)鍵詞: 接口 , 設計 , 總線(xiàn)
PCI Express是由Intel,Dell,Compaq,IBM,Microsoft 等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線(xiàn)標準的下一代標準。PCI Express利用串行的連接特點(diǎn)能輕松將數據傳輸速度提到一個(gè)很高的頻率,達到遠遠超出PCI總線(xiàn)的傳輸速率。一個(gè)PCI Express連接可以被配置成x1,x2,x4,x8,x12,x16和x32的數據帶寬。x1的通道能實(shí)現單向312.5 MB/s(2.5 Gb/s)的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內嵌PCI-ExpressEndpoint Block硬核,為實(shí)現單片可配置PCI-Express總線(xiàn)解決方案提供了可能。

本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎上,使用Virtex5LXT50 FPGA芯片設計PCI Express接口硬件電路,實(shí)現PCI-Express數據傳輸。

1 PCI Express的拓撲結構

PCI Express是一種能夠應用于點(diǎn)設備、臺式電腦、工作站、服務(wù)器、嵌入式計算機和通信平臺等所有周邊I/O設備互連的總線(xiàn)。其拓撲結構如圖1所示,其中包含ROOT COMPLEX(RC)、多個(gè)終端(I/O器件)、開(kāi)關(guān)和PCI Express/PCI橋路,它們通過(guò)PCI Express進(jìn)行互聯(lián)。



RC是I/O層次的根部,將CPU/存儲器子系統與I/O相連。RC可以支持一個(gè)或多個(gè)PCI Express端口,例如英特爾芯片組。

開(kāi)關(guān)定義為多個(gè)虛擬PCI之間的橋路器件的邏輯組,它們使用一種基于地址路由的PCI橋路機制來(lái)傳遞執行信息,例如IDT PCI Express開(kāi)關(guān)。

端點(diǎn)是指能作為PCI Express執行的請求者或完成者的那一類(lèi)器件,可以是PCI Express自身,也可以是一個(gè)非PCI Express器件,例如連接在PCI Express上的圖形控制器。

PCIE總線(xiàn)保留了對于PCI局部總線(xiàn)協(xié)議全部軟件的向下兼容性,即只要是PCIE的卡都可以插到支持PCI的操作系統上使用;在硬件上,兩者不兼容,PCIE取代PCI,PCI-X的并行多路總線(xiàn)結構,采用一種串行、點(diǎn)到點(diǎn)的總線(xiàn)連接結構,需要的接口更少。

2 Virtex 5 Lxt PCIE Endpoint block

Virtex 5 Lxt PCIE Endpoint block集成了PCIE協(xié)議中的物理層(PHY)、數據鏈接層(DLL)和傳輸層(TL),同時(shí)它還實(shí)現了PCI-Express設備的功能配置寄存器,其結構框圖如圖2所示,包含有以下幾個(gè)接口:時(shí)鐘和復位接口、配置和狀態(tài)接口、電源管理接口、用戶(hù)接口和傳輸層接口。



Virtex 5 Lxt PCIE Endpoint block具有PCI-Express的完整功能,完全符合PCIe基本規格v1.1版要求,作為FPGA內部的硬核,它是可配置的PCIe端點(diǎn)解決方案,大大增加設計的靈活性,降低設計的RNE費用,并且支持1x,2x,4x或8x通道的實(shí)現,為系統的功能擴張提供了有效途徑;帶有內置PCIe端點(diǎn)模塊的Virtex-5 LXT FPGA芯片,能夠被用于任何一種外形的產(chǎn)品設計,如表1所示。



3 總線(xiàn)接口設計實(shí)現

3.1 接口硬件設計

接口硬件主要由主控FPGA模塊,電源管理模塊,DDR高速緩存模塊、和時(shí)鐘管理模塊組成。硬件結構框圖如圖3所示。



FPGA是整個(gè)設計的最關(guān)鍵部分,主要實(shí)現:PCI-Express硬核;在硬核的用戶(hù)接口和傳輸接口實(shí)現PCI-Express傳輸本地總線(xiàn)的時(shí)序邏輯;并且在其內部完成DDR控制時(shí)序邏輯。FPGA是PCI-Express接口和DDR內存單元數據傳輸的通道。這里選擇 XilinxVirtex5系列FPGA中的V5LX50T芯片,封裝形式為FFGll36。

在整個(gè)電路中,FPGA的功耗最大,因此在電源模塊設計中,重點(diǎn)考慮FPGA因素。FPGA的功耗與設計有關(guān),主要取決于器件的型號、設計的時(shí)鐘頻率、內部設計觸發(fā)器翻轉率和整個(gè)FPGA的資源利用率。這里使用Xilinx功耗分析工具XPower進(jìn)行功耗分析,根據XPower提供的動(dòng)態(tài)功耗和靜態(tài)功耗分析結果,選擇TI公司的相關(guān)電源模塊。

DDR是比較常用的高速緩存單元,這里選擇使用現代公司的HY5DU56822DT-D4,在PCI-Express傳輸過(guò)程中,對時(shí)鐘的穩定性要求很高;Virtex5 FPGA內部的CMT模塊的時(shí)鐘綜合處理能力可能達不到預想的效果,這里使用專(zhuān)門(mén)的時(shí)鐘管理單元提供時(shí)鐘,選擇的是ICS874003芯片,通過(guò)FPGA 管腳控制其時(shí)鐘綜合的效果。

3.2 軟件設計

在實(shí)現PCI-Express數據傳輸過(guò)程中,構建數據傳輸流程如圖4所示。



數據從PC內存通過(guò)PCI-Express接口向下傳輸到FPGA內部,FPGA內部DDR控制邏輯再將數據傳輸到的DDR內存芯片中存儲,向下傳輸完畢后,FPGA內部邏輯從DDR芯片中將存儲的數據讀出,并且給每個(gè)數據按字節加‘1’,然后通過(guò)PCI-Express接口,再將數據傳輸回PC內存,PC內存程序對數據進(jìn)行校驗。

4 結 語(yǔ)

Virtex5系列FPGA芯片內嵌PCI-Express End-point Block硬核,為實(shí)現單片可配置PCI-Express總線(xiàn)解決方案提供了可能;赩irtex5 FPGA的PCIExpress設計實(shí)現方式簡(jiǎn)單、配置靈活,適合于各種應用領(lǐng)域,降低了設計成本,縮短了產(chǎn)品上市時(shí)間,保證了產(chǎn)品的功能性和易用性,開(kāi)創(chuàng )了高效率PCI Express開(kāi)發(fā)的新時(shí)代。

參考文獻

   1. Doug Kern Introducing the Virtex-5 PCI Express Endpoint Block 2007
   2. PCI ExpressTM Base Specification Revision 1.0a 2003
   3. Virtex-5 LogiCORE Endpoint Block for PCI Express Designs User Guide 2007
   4. ML555 Board User Guide 2007
   5. LogiCORE Endpoint solutions for PCI Express 2007
   6. Virtex-5 PCB Designer's Guide 2007

作者:國防科技大學(xué) 劉凱  徐欣
來(lái)源:現代電子技術(shù)  2008 31(20)
本文地址:http://selenalain.com/thread-9027-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)在線(xiàn)工具

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页