|
為提高家用雙缸洗衣機控制系統的性能，改善定時(shí)精確度和洗滌效果，基于可編程性強的FPGA設計了一種用于洗衣機的控制系統，并進(jìn)行了時(shí)序仿真。通過(guò)實(shí)驗時(shí)設計方案進(jìn)行了完善，得到了可進(jìn)行數字化控制和顯示的洗衣機控制系統，有效地提高了洗衣機性能。 1 系統控制邏輯設計 傳統雙缸洗衣機洗滌模式分為強洗、輕柔、標準3種。根據傳統洗衣機的洗滌模式，文中分別設計了3種洗滌模式的控制邏輯。強洗時(shí)：洗滌電機以1 200 r／min的轉速正向連續工作5 s，之后暫停工作2 s；然后電機以相同的轉速反向連續工作5 s，后暫停2 s，如此循環(huán)控制電機，直到洗滌定時(shí)結束。標準和輕柔洗時(shí)：其邏輯控制過(guò)程和強洗相同，不同的是電機分別以1 000r／min和800r／min的轉速連續工作。洗滌時(shí)間通過(guò)控制面板的時(shí)間增減按鍵設置�？刂葡到y的默認值為標準模式洗滌，洗滌時(shí)間為10 min�？赏ㄟ^(guò)模式選擇按鍵和洗滌時(shí)間設置按鍵選擇自己想要的洗滌模式和時(shí)間，當一次洗滌結束，系統自動(dòng)返回默認狀態(tài)。洗滌過(guò)程由啟／停鍵控制。洗滌的定時(shí)誤差小于0．2s。 2 控制系統總體設計 系統主要由FPGA主控芯片、模式選擇控制、中斷控制、排水電磁閥控制、定時(shí)器輸入控制、聲光報警電路、洗滌電機和整個(gè)系統的供電電路組成。如圖1所示。 2．1 FPGA芯片選擇 在FPGA的應用過(guò)程中，首先就是要對FPGA芯片進(jìn)行選型，根據具體應用選擇合適的FPGA芯片對于下一步的開(kāi)發(fā)以及功能實(shí)現有著(zhù)重要的意義。我們根據前面平臺的總體設計，可以得出對芯片的基本要求如下：1)成本低；2)需要最少4路PWM波形輸出：3)需要較高的12 V轉化為3．3 V的實(shí)時(shí)芯片；4)要有較高的處理速度；5)I／O接口要多。 綜合考慮以上條件，采用Altera公司生產(chǎn)的CycloneII系列FPGA中的EP2C35F672C6型號基本滿(mǎn)足要求。它具有出色的運算速度、低成本且帶有DSP模塊、超大的內部存儲器、多通道PWM的輸出、靈活的設計和多種語(yǔ)言的綜合運用。其優(yōu)勢突出，性?xún)r(jià)比較高。 2．2 配置電路 FPGA芯片正常工作需要完整的配置電路，下面從硬件的選型和設計上對配置電路做一下要點(diǎn)分析。 1)電源電路的設計 電源系統為整個(gè)系統提供能量，是系統正常工作的保障，具有極其重要的地位。一個(gè)好的電源往往能使系統的故障減少一半以上。因為市電為220 V交流電，所以在給控制系統供電之前需要一個(gè)變壓器將電壓降為5 V，FPGA的I／O端口供電點(diǎn)壓是3．3 V，內核供電電壓是1．2 V，需再由TPS37HD301將5 V轉化為3．3 V和1．2 V。FPGA的端口電壓是3．3 V，為將I／O電壓升壓到5 V，在這里使用74HCT245升壓芯片。 2)時(shí)鐘和復位電路的設計 時(shí)鐘電路中用ZPB-26-16M作為有源晶振。它的頻率為16M，這使得串口波特率更加精確，同時(shí)可以支持芯片內部的PPL功能及ISP下載功能，使系統運行速度更快，更方便程序調試下載。復位電路采取硬件復位和軟件復位。 3)調試JTAG和下載電路FPGA 內部可以直接搭建軟核。ISP和JTAG，所以在硬件電路接一個(gè)IDC-10的JTAG接口即可滿(mǎn)足要求。 4)配置存儲電路 選EPCS16作為FPGA的ROM，可以由下載電纜或其他設備進(jìn)行重復編程，也可以通過(guò)AS接口進(jìn)行在線(xiàn)系統編程。用FPGA芯片內部自帶的4M的On-Chip memory作為FPGA的RAM。 5)聲光報警電路 聲光電路主要由發(fā)光二極管和蜂鳴器組成，直接接入FPGA，來(lái)提醒洗衣機的工作狀態(tài)。 6)時(shí)間輸入和顯示電路 利用4個(gè)按鍵輸入洗滌時(shí)間，兩個(gè)數碼管顯示設定時(shí)間。有關(guān)設定洗滌時(shí)間是由FPGA內部的定時(shí)器計時(shí)的，計時(shí)完成洗滌結束。 7)模式選擇和中斷控制 模式選擇主要通過(guò)3個(gè)按鍵輸入洗滌的模式(強洗、標準、輕柔)。為了讓洗衣機在工作的時(shí)候能夠隨時(shí)停止工作，在控制電路中加一個(gè)中斷控制按鍵。 8)排水控制電路 當洗衣機工作完成后，通過(guò)控制電路中的排水按鍵給FPGA一個(gè)信號，由其輸出控制信號，控制電磁閥。 3 主控系統關(guān)鍵程序設計 將程序設計分為硬件程序設計和軟件程序設計兩部分，硬件程序設計要對硬件電路進(jìn)行時(shí)序仿真以確定達到涮試的效果。FPGA開(kāi)發(fā)環(huán)境是由Ouartus II進(jìn)行硬核平臺的搭建與設計和Nios II進(jìn)行軟核編程組成，這里用的是Quartus II9．0和Nios II 9．0軟件。 3．1 模式控制電路設計 在模式控制電路中，用key1、key2、key3 3個(gè)按鈕選擇模式，分別代表強洗、標準、輕柔。在洗滌之前選擇洗滌的模式，在洗滌的過(guò)程中由FPGA輸出控制信號，控制洗滌電機的工作。根據洗滌控制電路性能要求，搭建硬件原理圖，編譯后對key1、key2、key3進(jìn)行時(shí)序仿真，分析時(shí)序關(guān)系，估計設計的性能及檢查和消除競爭冒險。仿真結果如圖2所示。其中Output輸出的是控制電機轉速的PWM波形。 由上圖可以看出，當依次按下key1、key2、key3時(shí)，output輸出波形的頻率是越來(lái)越小，使得電機轉速也是越來(lái)越小，電機的輸出力矩也會(huì )隨之變小。 3．2 電機控制模塊設計 在電機控制模塊里，通過(guò)FPGA輸出驅動(dòng)信號，控制洗滌電機的正反向轉動(dòng)，以達到洗滌的目的。根據原理和性能要求，搭建硬件原理圖，編譯后對洗滌電機控制信號進(jìn)行時(shí)序仿真，來(lái)研究其性能是否符合設計的要求。仿真結果如圖3所示。 圖中的clr為片選信號，輸出output為電機驅動(dòng)信號，fd為電機方向信號，output16是送往SOPC的信號，clr是由SOPC送出的控制信號。由仿真圖看出，當片選信號clr為高電平時(shí)，開(kāi)始10個(gè)PWM波形的fd信號為高，接下來(lái)的后10個(gè)PWM波形電機方向信號fd則變?yōu)榈碗娖�。這個(gè)過(guò)程說(shuō)明洗衣機完成了一次順時(shí)針洗衣和逆時(shí)針洗衣的過(guò)程，順時(shí)針洗衣服的時(shí)間是由lpm_cunstant控制的，在這里用10個(gè)波形代替。 3．3 整體流程圖設計 硬件設計調試完成后，還要進(jìn)行軟件系統設計。在C語(yǔ)言文件中編寫(xiě)C程序進(jìn)行SOPC的編程(簡(jiǎn)稱(chēng)軟核編程)。最后利用NiosII軟件把Quar tus II產(chǎn)生的硬核文件．SOF文件和Nios II軟件產(chǎn)生的．JDI文件下載到存儲器。整體工作流程圖如圖4所示。 洗衣機在通電后先要手動(dòng)的關(guān)閉排水閥，再進(jìn)行人工注水，然后設置洗滌的模式和洗滌的時(shí)間。當各項設置完成后按下啟動(dòng)按鈕，這是洗衣機開(kāi)始正常的工作，同時(shí)定時(shí)器開(kāi)始工作。在工作過(guò)程中由循環(huán)程序和FPGA協(xié)同控制洗滌電機的轉動(dòng)，當洗滌完成后蜂鳴器報警，洗滌工作結束。 4 結束語(yǔ) 本文洗衣機控制系統的組成成本低廉、原理簡(jiǎn)單、使用方便、結構緊湊，而且FPGA具有很強的可編程性，在日后的實(shí)際使用中可繼續開(kāi)發(fā)拓展更多的功能。在設計和最后的開(kāi)發(fā)板仿真中，結果表明該系統實(shí)現了控制邏輯功能，具有洗滌、定時(shí)、數碼顯示等功能，可很好的替代傳統的機械式控制系統，在洗衣機的控制方面具有很高的實(shí)用價(jià)值。 |
| 太有創(chuàng )意了!一次性從altera采購1KK C2估計能便宜。 |
| 太有創(chuàng )意了!一次性從altera采購1KK C2估計能便宜。 |
