|
0 引 言 可編程電源指某些功能或參數可以通過(guò)計算機軟件編程進(jìn)行控制的電源�？删幊屉娫吹膶�(shí)現方法有很多種。其中，現場(chǎng)可編程門(mén)陣列(Field ProgrammableGate Array，FPGA)具有性能好，規模大，可重復編程，開(kāi)發(fā)投資小等優(yōu)點(diǎn)。隨著(zhù)微電子技術(shù)的發(fā)展，FPGA的成本不斷下降，正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。由于FPGA有著(zhù)如此眾多的優(yōu)點(diǎn)，因此系統采用FPGA作為控制芯片，實(shí)現可編程電壓源系統，為需要可調電壓源的電子產(chǎn)品提供高精度、高可靠性的電壓。 1 系統設計 采用Altera公司Cyclone系列EP1C6Q240C8為控制芯片。通過(guò)Altera的IP工具M(jìn)egaWizard管理器定制LPM_ROM宏功能模塊，用．mif格式文件存放產(chǎn)生電壓的數據；利用硬件描述語(yǔ)言(HDL)設計分頻電路、地址發(fā)生器或數據計數器等控制電路。地址發(fā)生器對ROM進(jìn)行數據讀取。ROM中各單元的數據經(jīng)串／并轉換電路，在DAC控制電路的作用下，串行數據從高位到低位讀入數／模轉換器中，數／模轉換器出來(lái)的模擬電壓信號經(jīng)過(guò)運算放大器放大后，得到所需的模擬電壓。系統框圖如圖1所示。 
根據項目需求，定制10 b×32 Word的LPM_ROM�？梢援a(chǎn)生32路1 024階可調的電壓。此外，可以根據需要定制不同的位寬，不同單元數的LPM_ROM宏功能模塊，可以產(chǎn)生符合精度要求的多通道電壓。 2 控制電路設計 2．1 分頻電路模塊 開(kāi)發(fā)板提供的系統時(shí)鐘為50 MHz，系統的時(shí)鐘信號通過(guò)分頻模塊進(jìn)行分頻，將分頻后的時(shí)鐘信號分別提供給控制電路模塊、地址發(fā)生器和并／串轉換電路作為時(shí)鐘控制信號。該模塊部分 VHDL源程序如下：
程序中，duty為控制占空比的參數；count為控制分頻的參數。通過(guò)改變duty和count兩個(gè)參數，得到占空比及分頻數可調的時(shí)鐘信號，極為方便。 2．2 其他模塊的實(shí)現 其他控制模塊包括地址發(fā)生器、DAC控制電路、并／串轉換電路。存儲數據中只讀存儲器ROM是通過(guò)QuartusII軟件中Mega Wizard Plug-In Manager命令定制元件的。地址發(fā)生器產(chǎn)生地址信號addr_tom和讀使能信號clk_rom，對ROM中的數據進(jìn)行讀取。讀取到的數據data為并行數據，由于采用的是串行數據輸入的數／摸轉換器，所以要進(jìn)行并／串轉換。data并行數據在load使能信號的作用下，賦植給寄存器data_q，經(jīng)并／串轉換電路對data_q進(jìn)行從高位到低位的并／串轉換。在DAC控制電路產(chǎn)生讀數據信號clk_dac和片選信號cs_dac的作用下，轉換電路的輸出信號從高位到低位串行讀入數／模轉換器DAC中。完整程序如下：
2．3 程序仿真 在QuartusⅡ軟件中，用原理圖的方式把上面兩個(gè)程序例化成工程。圖2為例化后的結果。
ROM中的數據采用．mif格式進(jìn)行存儲。ROM中存儲的數據如圖3所示。
對工程進(jìn)行全編譯，用啟動(dòng)仿真器對工程進(jìn)行功能仿真。仿真結果如圖4所示。從仿真結果可以看出，din_dac輸出的數據與ROM內寫(xiě)入的數據完全一致。 clk_dac和cs_dac：也完全滿(mǎn)足數／模轉換器所需的控制信號。
圖4 仿真波形輸出 3 數／模轉換器和運算放大器的設計 采用TI公司的TLC5615和OPA551分別作為數／模轉換器和運算放大器。TLC5615是10位電壓輸出型數／模轉換器，其轉換輸出如式(1)所示。 從式(1)可看出，數／模轉換輸出由參考電壓VREFIN和輸入數據Code決定，輸出精度達到1／1 024，因此可以達到很高的調壓精度。 兩款元器件均采用DIP封裝形式，可以即插即用，加上價(jià)格不高，特別適合用來(lái)實(shí)驗。數／模轉換器和運算放大器的硬件連接原理圖如圖5所示。OPA采用同相輸入，放大后的輸出電壓值為： V2=V1(1+R3／R2) (2)
圖5硬件連接原理圖 通過(guò)改變R3和R2的值，在輸入不變的條件下便可改變輸出電壓。 4 實(shí)驗結果 取Vref=2．16 V，R1=2．5 kΩ，R2=3 kΩ，R3=15 kΩ，V+=30 V。V_=-30 V，ROM中的數據如圖6所示。
實(shí)驗只用到ROM的30個(gè)單元數據，即只產(chǎn)生30路可編程電壓。把．sof文件加載到FPGA中。實(shí)驗結果在示波器顯示如圖7所示。
圖7中上邊曲線(xiàn)為放大后的電壓，下面曲線(xiàn)為數／模轉換輸出的電壓。根據式(1)算出數／模轉換器的輸出電壓最大值Vmax=4．315 V．測得值為4．32 V。根據式(2)算出Vmax=25．89 V，測得值為26．0 V。圖7中各階輸出電壓均與圖6中數據相對應。實(shí)際測試結果與理論計算相吻合。實(shí)驗表明，系統的精度高，穩定性強。 5 結 語(yǔ) 利用FPGA可以方便定制IP核，可重復編程，可在線(xiàn)調試的諸多優(yōu)點(diǎn)，在改變ROM的地址單元數及各單元數據以及改變分頻模塊的參數，極其方便地產(chǎn)生所需的可編程多路電壓。通過(guò)實(shí)驗表明，系統產(chǎn)生的電壓穩定，精度高，可調范圍大（0-26V），適合為電子元件或者對多像素的元件提電源。此外，本文給出了完整的程序代碼、原理圖參數，具有一定的工程參考價(jià)值。 參考文獻 1. 邱榮斌,陸元成.PIC單片機的可編程電源的設計[J].單片機與嵌入式系統應用,2008(3):53-55. 2. 閏守成,趙匯強.可編程電源系統的設計與實(shí)現[J].計算機測量與控制,2006,14(4):519-520. 3. 黎旺星,藍運維.高精度穩壓恒流可編程電源的研制[J].自動(dòng)化與儀器儀表,2007(1):54-56. 4. 李建民,鄭賓.基于虛擬儀器的可編程電源監控系統軟件設計[J].機械工程與自動(dòng)化,2008,12(6):24-26. 5. 周博,邱衛東.挑戰SoC基于NIOS的SoPC設計與實(shí)踐[M].北京:清華大學(xué)出版社,2004. 6. 薛小剛,葛毅敏.Xilinx ISE 9.X FPGA/CPLD設計指南[M].北京:人民郵電出版社,2007. 7. 潘松,黃繼業(yè).SoPC技術(shù)實(shí)用教程[M].北京:清華大學(xué)出版社,2004. 8. 姜雪松,劉東升.硬件描述語(yǔ)言VHDL教程[M].西安:西安交通大學(xué)出版社,2004. 9. TI.TLC5615 10-BIT Digital-to-Analog Converters[DB/OL].http://www.21icsearch.com/so.asp. 10. TI.High-Voltage.High-Current Operational Amplifiers[DB/OL].http://www.21icsearch.com/so.asp. 作者：黃慶探 付紅橋 張智海 金珠 （重慶大學(xué),光電技術(shù)及系統教育部重點(diǎn)實(shí)驗室,重慶,400044） 來(lái)源：現代電子技術(shù) 2009 32(24) |
