|
1 引言 近年來(lái)，射頻識別技術(shù)(RFID)作為自動(dòng)識別的新技術(shù)憑借其諸多優(yōu)點(diǎn)在國內外迅速發(fā)展。其應用廣泛，在人和動(dòng)物身份識別、物流管理、交通運輸管理、資料及檔案存儲、工廠(chǎng)的生產(chǎn)控制等諸多領(lǐng)域均凸顯其作用和優(yōu)勢。按照工作頻率的不同，RFID系統町以分為低頻(LF)、高頻(HF)、超高頻(UHF)和微波等不同頻段的系統，低頻與高頻系統較成熟．超高頻技術(shù)則剛開(kāi)始進(jìn)入大規模應用階段，其技術(shù)水平還沒(méi)有達到成熟的地步。對于此頻段讀寫(xiě)器的研究和設計具有較大的意義。 本文依據ISO/IEC18000-6協(xié)議，利用FPGA與單片機設計了一種應用于超高頻RFID讀寫(xiě)器的基帶模塊，對此類(lèi)讀寫(xiě)器的設計具有借鑒意義。 2 RFID系統結構與工作原理 2．1 RFID系統結構 RFID系統一般包括射頻標簽，讀寫(xiě)器和計算機系統三部分。射頻標簽是射頻識別系統的數據載體，是安裝在被識別對象上，存儲被識別對象相關(guān)信息的電子裝置。讀寫(xiě)器是利用射頻技術(shù)讀取射頻識別標簽信息、或將信息寫(xiě)入標簽的電子設備。讀寫(xiě)器讀出的標簽信息通過(guò)訃算機及網(wǎng)絡(luò )系統進(jìn)行管理和信息傳輸。射頻識別系統中，計算機通信網(wǎng)絡(luò )是對數據進(jìn)行管理和通信傳輸的設備。 2．2 RFID系統丁作原理 RFID系統足南信息載體和信息獲取裝置組成。RFID系統的基本模型如圖1所示。其中，射頻標簽為數據載體；讀寫(xiě)器足標簽信息的讀取裝置。射頻標簽與讀寫(xiě)器之間通過(guò)耦合元件實(shí)現射頻信號的空中耦合、在耦合通道內，根據時(shí)序關(guān)系，實(shí)現能量的傳遞、數據的交換。 
圖1 RFID系統的基本模型 3 RFID讀寫(xiě)器的結構 從電路實(shí)現角度來(lái)說(shuō)，讀寫(xiě)器可劃分為兩大部分，即：射頻模塊與基帶模塊。 射頻模塊主要由調制解調電路模塊及天線(xiàn)組成，主要功能有兩個(gè)。一是實(shí)現將讀寫(xiě)器欲發(fā)往射頻標簽的命令調制到射頻信號上，經(jīng)由發(fā)射天線(xiàn)發(fā)送到射頻標簽上，而射頻標簽對照射的其上的射頻信號作出響應。二是實(shí)現將射頻標簽返回到讀寫(xiě)器的回波信號進(jìn)行加工處理．并從中解調提取出射頻標簽回送的數據。
圖2 RFID系統信息傳輸和命令控制關(guān)系 基帶模塊主要南讀寫(xiě)器控制模塊、編解碼模塊及數據校驗等模塊組成，主受功能也自．兩個(gè)，一是接收上位機或鍵盤(pán)輸入的命令，作必要的處理后進(jìn)行編碼實(shí)現為便于調制到射頻信號上的編碼調制信號。二是將標簽回送列射頻模塊后經(jīng)過(guò)解調處理后的數據信號進(jìn)行解碼和必要的處理，然后將結果送上位機、顯示器或存儲器。各模塊之間的信息傳輸和命令控制關(guān)系如網(wǎng)2所示。 依據ISO/IECl8000-6協(xié)議，超高頻讀寫(xiě)器應支持二種通訊類(lèi)型，A類(lèi)和B類(lèi)。它應當可以從一個(gè)類(lèi)型轉換成另一個(gè)類(lèi)型。本文的讀寫(xiě)器通過(guò)單片機控制其兩種類(lèi)剮通訊方式的轉換。 4 UHF RFID讀寫(xiě)器基帶模塊原理與設計 4．1 UHF RFID瀆寫(xiě)器基帶模塊功能實(shí)現方法 如圖2，可以將基帶模塊分為兩個(gè)部分：?jiǎn)纹瑱C部分和FPGA部分。FPGA部分的內部結構如圖3，分為編碼模塊，解碼模塊，CRC模塊以及時(shí)鐘分頻模塊，利用Verilog HDL語(yǔ)言進(jìn)行編寫(xiě)。主要功能足將信息數據進(jìn)行CRC產(chǎn)牛和編碼然后送調制模塊后通過(guò)天線(xiàn)發(fā)送給標簽以及將解調后的天線(xiàn)接收回來(lái)的標簽信息數據進(jìn)行解碼和CRC校驗。單片機部分實(shí)現對FPGA的控制以及與FPGA進(jìn)行數據信息的交換、將讀寫(xiě)數據與上位機通信、執行上位機發(fā)送來(lái)的命令，以及將讀寫(xiě)狀態(tài)通過(guò)LCD顯示，以下重點(diǎn)介紹FPGA部分。
圖3 FPGA內部結構 4．2 PIE編碼器的功能及實(shí)現方法 PIE編碼的全稱(chēng)為脈沖寬度編碼，它用在A(yíng)類(lèi)通訊的前向鏈路中，編碼原理是通過(guò)定義脈沖下降沿之間的不I卅時(shí)間寬度來(lái)表示數據。在標準中定義了一個(gè)名稱(chēng)為“Tari”的時(shí)間間隔，也稱(chēng)為基準時(shí)間間隔，該時(shí)間段為相鄰兩個(gè)脈沖下降沿的時(shí)問(wèn)寬度，持續為207s。由讀寫(xiě)器發(fā)往標簽的數據幀由SOF(幀首)、EOF(幀尾)、數據0和1組成。數據0的編碼為1個(gè)“Tari”時(shí)間段，數據1的編碼為2個(gè)“Tari”時(shí)間段，數據幀SOF為3個(gè)“Tari”時(shí)間段，數據幀EOF為4個(gè)“Tari”時(shí)間段。 當上位機給單片機指令和信息數據后，如圖3．單片機啟動(dòng)編碼和CRC模塊。即單片機給編碼模塊和CRC模塊一個(gè)編碼啟動(dòng)指令，編碼模塊接收到啟動(dòng)指令后返同給睢片機一個(gè)應答信號，單片機接收到應答信號后將待編碼的信息數據送入編碼模塊和CRC模塊。當編碼數據完成后，立即將產(chǎn)牛的CRC值送入編碼模塊進(jìn)行編碼。編碼輸出每一幀數據都由一個(gè)幀首(SOF)、緊接著(zhù)的數據位、最后以幀尾(EOF)結束組成。編碼模塊具體實(shí)現為：當檢測列NRZ碼輸人為0時(shí)，PIE碼輸出Tari/2長(cháng)度的低電平和7Tari/2長(cháng)度的高電平，相當于NRZ碼的01；當檢測到NRZ碼輸入為1時(shí)，PIE碼輸出Tari／2長(cháng)度的低電平和3Tari／2長(cháng)度的高電平，相當于NRZ碼的0111。同理輸出SOF時(shí)。相當于NRZ碼的01011111；輸出EOF時(shí)，相當于NRZ碼的01111111。 4．3曼徹斯特編碼器的功能及實(shí)現方法 曼徹斯特編碼，它用在B類(lèi)通訊的前向鏈路中，它是在半個(gè)比特周期的負邊沿表示二進(jìn)制l，半個(gè)比特周期中的正邊沿表示二進(jìn)制0，如圖4
圖4 曼徹斯特編碼 產(chǎn)生曼徹斯特碼的方法很簡(jiǎn)單，只要將時(shí)鐘與NRZ碼(數據)異或后即可。時(shí)鐘南時(shí)鐘分頻模塊產(chǎn)生。單片機的命令執行過(guò)程與上面介紹的操作過(guò)程相同，區別是上位機給單片機下的不同(A類(lèi)或B類(lèi))通訊方式的命令。 4．4譯碼模塊的功能及實(shí)現方法 依據ISO/IECl8000-6協(xié)議，超高頻讀寫(xiě)器和標簽之間反向鏈路編碼方式采用FM0編碼。所以讀寫(xiě)器解碼模塊是針對FM0編碼的譯碼模塊。 FM0編碼，在半比特周期中的任意的邊沿表示二進(jìn)制0，而沒(méi)有邊沿就是二進(jìn)制1。此外，在每一比特周期開(kāi)始時(shí)，電平都要反相，如圖5
圖5 FM0編碼 讀寫(xiě)器讀取的FMO編碼信息是由一個(gè)16位的幀頭開(kāi)始，并且有多個(gè)違例碼(順序未遵守FM0編碼規則)作為幀頭至數據域過(guò)渡的幀標志。 4．5 CRC模塊的功能和原理 CRC模塊由CRC生成模塊和CRC校驗模塊兩個(gè)功能模塊組成。CRC校驗模塊主要足在洋碼時(shí)對收到的命令進(jìn)行完整性校驗，從而確定觸發(fā)單片機對FPGA的各模塊進(jìn)行控制操作。CRC生成模塊主要是在編碼時(shí)產(chǎn)生CRC值跟隨信息數據一起編碼后發(fā)送，當數據接收到后計算接收的CRC值，如果結果為零則數據傳輸尤誤，否則傳輸c出錯。 根據協(xié)議，本文設計用了CRC-5和CRC-16兩種CRC校驗的算法，從數學(xué)角度看，CRC校驗和是用生成多項式去除一個(gè)多項式(數據字節)即可求得，CRC值為相除后所得余項。CRC-5和CRC-16分別對應的生成多項式為x5+x3+l和 x16+x12+x5+1。 4．6 R寸鐘分頻模塊功能及實(shí)現方法 時(shí)鐘分頻模塊的功能是產(chǎn)生FPGA各模塊工作和協(xié)調運行所需的時(shí)鐘頻率。FM0編碼和曼徹斯特編碼，數據速率為40Kbps；PIE編碼，1個(gè)“Tari”時(shí)間是20μs，所以模塊產(chǎn)生的時(shí)鐘頻率有40KHZ、50KHZ和80KHZ，其中FM0編碼和曼徹斯特編碼都用到40KHZ和80KHZ，因為在這兩種編碼中，在NRZ編碼數據0和1的中間時(shí)刻發(fā)生電平的跳變，50KHZ主要針對PIE編碼使用。與編碼譯碼以及CRC模塊一樣，時(shí)鐘分頻模塊也是由Verilog HDL語(yǔ)言編寫(xiě)，其中40KHZ的頻，牢可以由80KHZ的頻率經(jīng)二分頻得到。 5 結束語(yǔ) 本文較系統的介紹了依據ISO/IECl8000-6協(xié)議，將單片機與FPGA相結合，設計超高頻RFID讀寫(xiě)器基帶模塊的方法，設計結合了單片機數據處理能力和控制能力強，FPGA數據采集方便，速度高，編寫(xiě)模塊簡(jiǎn)單有效性能穩定的優(yōu)點(diǎn)，使得設計的模塊抗干擾能力強，簡(jiǎn)單可靠，對此類(lèi)讀寫(xiě)器基帶模塊的設計具有借鑒意義。本文未詳細介紹讀寫(xiě)器射頻模塊，對于射頻模塊和基帶模塊的結合有待進(jìn)一步研究和探討。 本文作者創(chuàng )新點(diǎn)：本義結合廠(chǎng)單片機與FPGA的優(yōu)點(diǎn)設計超高頻讀寫(xiě)器基帶模塊，設計的模塊抗十擾能力強，簡(jiǎn)啦可靠。 作者：周陳鋒 來(lái)源：《微計算機信息》(嵌入式與SOC)2009年第25卷第4-2期 |
