FPGA/CPLD文章列表

浮點(diǎn):用FPGA嵌入式處理器實(shí)現您的構想

在采用數值處理技術(shù)創(chuàng )建嵌入式應用時(shí),通常以整數或定點(diǎn)表示法來(lái)確保算術(shù)運算盡量簡(jiǎn)單,這一點(diǎn)至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。 FPGA 非常適 ...
2010年04月08日 16:19   |  
FPGA   處理器   構想   嵌入式  

基于CPLD與單片機的高速數據采集系統

1 引言 高速數據采集系統廣泛應用于網(wǎng)像信號采集、雷達、軟件無(wú)線(xiàn)電等技術(shù)領(lǐng)域。在傳統的以MCU為控制器的數據采集系統中,數據采集頻率直接受到MCU速度的限制。在采樣頻率要求較高的場(chǎng)合。MC ...
2010年04月08日 16:15   |  
CPLD   單片機   數據采集   系統  

喇叭狀鰭片設計可提高針鰭散熱片散熱效率

近年來(lái),尖端FPGA的功能快速發(fā)展到了前所未有的高度。但不幸的是,功能方面的快速發(fā)展也隨之加大了對散熱的需求。因此,設計人員需要更高效的散熱片來(lái)為集成電路提供足夠的降溫需求。 為了滿(mǎn) ...
2010年04月08日 15:59   |  
喇叭   散熱片   設計   效率  

基于CPLD的USB總線(xiàn)的隔離接口實(shí)現

1 引言 大容量數據的高速傳輸是存儲技術(shù)的研究的熱點(diǎn)技術(shù),而在工業(yè)環(huán)境的數據傳輸中抗干擾技術(shù)以及醫療設備對人身的安全也是目前研究的熱門(mén)課題,USB(Universal Serial Bus)是 “通用串行 ...
2010年04月08日 14:59   |  
CPLD   USB   接口   總線(xiàn)  

基于CPLD的CCD信號發(fā)生器的研究

1 引言 CCD (Charge Coupled Devices)電荷藕合器件是20世紀70年代初發(fā)展起來(lái)的新型半導體 器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點(diǎn)以及在 ...
2010年04月08日 14:39   |  
CCD   CPLD   發(fā)生器   信號   研究  

基于A(yíng)ltera ASI IP核的ASI發(fā)送卡實(shí)現

1 ASI 接口的應用意義 隨著(zhù)數字電視技術(shù)的迅速發(fā)展,在電視節目的制作設計方面己經(jīng)有很大一部分實(shí)現了數 字處理。在節目的傳輸方面,我們從衛星上己可以接收到多套數字壓縮編碼的節目。這種 ...
2010年04月04日 14:47   |  
ALTERA   ASI  

高速異步FIFO的設計與實(shí)現

引言 現代集成電路芯片中,隨著(zhù)設計規模的不斷擴大.一個(gè)系統中往往含有數個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是,如何設計異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題 ...
2010年04月01日 14:11   |  
FIFO   設計   異步  

高速信號采集與數據形成系統硬件設計

1 引言 雷達回波信號工作在很寬的頻帶上,在對回波信號進(jìn)行采樣時(shí),根據奈奎斯特采樣定理,采樣頻率必須大于等于被采樣信號最高頻率的兩倍,才能使采樣后的信號不失真。這就使得采樣電路丁作 ...
2010年04月01日 13:54   |  
采集   數據   系統   信號   硬件  

基于FPGA的高速圖像采集系統設計

引言 在低速的數據采集系統中,往往采用單片機或者 DSP進(jìn)行控制;而對于圖像采集這種高速數據采集的場(chǎng)合,這種方案就不能滿(mǎn)足需要。因此這種方案極大浪費了單片機或DSP的端口資源且靈活性差 ...
2010年03月30日 11:58   |  
FPGA   采集   圖像   系統設計  

FPGA中嵌入式存儲器模塊的設計

1 引言 FPGA的片上存儲資源有兩種實(shí)現方式:細粒式和粗粒式。所謂細粒式,是指每個(gè)基本邏輯單元可以配置成一個(gè)小的存儲器.若干個(gè)小存儲器冉通過(guò)合并進(jìn)行擴展。它不需要額外邏輯,但存儲密度 ...
2010年03月28日 00:18   |  
FPGA   存儲器   模塊   嵌入式   設計  

FPGA+DSP導引頭信號處理中FPGA設計的關(guān)鍵技術(shù)

1 引言 隨著(zhù)同防工業(yè)對精確制導武器要求的不斷提高,武器系統總體設計方案的日趨復雜,以及電子元器件水平的飛速發(fā)展。導引頭信號處理器的功能越來(lái)越復雜,硬件規模越來(lái)越大.處理速度也越來(lái) ...
2010年03月27日 23:35   |  
dsp   FPGA   導引頭   關(guān)鍵   信號處理  

在低成本FPGA中實(shí)現動(dòng)態(tài)相位調整

在FPGA中,動(dòng)態(tài)相位調整(DPA)主要是實(shí)現LVDS接口接收時(shí)對時(shí)鐘和數據通道的相位補償,以達到正確接收的目的。 ALTERA的高端FPGA,如STRATIX(r) 系列中自帶有DPA電路,但低端的FPGA,如CYCLONE(r) ...
2010年03月25日 08:22   |  
FPGA   調整   動(dòng)態(tài)   相位  

廠(chǎng)商推薦

本周文章排行榜

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页