2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng )新工藝制程（可兼容65nm IP、性能堪比40nm工藝），一度引發(fā)中國IC設計業(yè)的震動(dòng)。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會(huì )暨重慶集成電路跨越發(fā)展高峰論壇”上，富士通半導體又一次帶來(lái)驚喜，率先將已經(jīng)量產(chǎn)的成熟28nm先進(jìn)工藝和設計服務(wù)帶給中國高端SoC設計業(yè)者。
圖1：富士通在重慶ICCAD上展示了成熟的28nm和40nm設計服務(wù)及國內外實(shí)際量產(chǎn)案例，引發(fā)專(zhuān)業(yè)觀(guān)眾濃厚興趣。 “55nm創(chuàng )新工藝制程（CS250L和CS250S）推出后中國客戶(hù)的反饋非常好，這和我們當初推出時(shí)的定位策略有關(guān)，如55nm transistor不變，65nm IP可以重用等，這使得以前65nm客戶(hù)可以很容易導入55nm制程�，F在已經(jīng)有2至3家消費類(lèi)電子的用戶(hù)在使用了，預計明年初將會(huì )有3個(gè)Tape out�！� 富士通半導體ASIC/COT業(yè)務(wù)市場(chǎng)部副經(jīng)理劉哲女士介紹說(shuō)。 如果說(shuō)高性?xún)r(jià)比的55nm創(chuàng )新工藝制程是為了一解處于激烈競爭中的本土中小客戶(hù)IC設計之“渴”，那么此次富士通半導體帶來(lái)的成熟已經(jīng)量產(chǎn)的28nm半導體制造技術(shù)則是為幫助中國IC設計業(yè)應對高端先進(jìn)制程SoC設計挑戰而生。 高端制程SoC設計的“N只攔路虎” 當半導體制程進(jìn)入40nm工藝節點(diǎn)以后，成本成為高端SoC設計企業(yè)面臨的第一只“攔路虎”。如下圖2所示為32nm/28nm及22nm/20nm工藝制程投資的各項費用，其中32nm/28nm工藝的收支平衡（Breakeven）為30-40M units，而22nm/20nm工藝的Breakeven更高達60-100M units，這樣高的半導體制造成本不只掐住了中小IC業(yè)者的喉嚨，也成為高端SoC設計廠(chǎng)商的巨大壓力。再加上IP方面不菲的投資以及整合驗證，財務(wù)風(fēng)險可謂巨大。
圖2. 32nm/28nm及22nm/20nm工藝的Breakeven情況。 雖然邁向尺寸更小的工藝節點(diǎn)實(shí)現了集成度和性能優(yōu)勢，但是設計和制造的復雜度也相應成倍增加， 這成為高端SoC設計企業(yè)面臨的第二只“攔路虎”。劉哲分析道：“28nm使得一切都變得非常復雜：Double patterning、Layout-dependent effects、New interconnect layers、Difficult design rules、Device variation、New transistors等等。而曾經(jīng)存在于半導體制造工藝中的諸如成本、產(chǎn)量、上市時(shí)間、盈利能力、可預測能力、低功耗（面積）、復雜性等各種問(wèn)題現在也依然存在，不只存在，當工藝尺寸不斷縮小，還會(huì )使問(wèn)題變得更加糟糕�！� 此外，不要忘記：Multi-source IP、混合信號和RF、3D-IC方法、系統級封裝等這些新的設計方法也會(huì )使SoC設計面臨更多的挑戰。 已量產(chǎn)的28nm技術(shù)獨占鰲頭 早在上世紀90年代，富士通半導體就在中國大陸開(kāi)始推廣ASIC方案和設計服務(wù)。針對不同時(shí)期不同的市場(chǎng)需求，該公司都有與之相適應的ASIC方案和設計服務(wù)。在本次ICCAD上，富士通半導體展示了其技術(shù)路線(xiàn)圖并重點(diǎn)展示了幫助中國高端SoC設計廠(chǎng)商克服上述40nm/28nm先進(jìn)工藝制程設計挑戰的成熟技術(shù)和已量產(chǎn)實(shí)際案例。
圖3. 富士通半導體的高速及低功耗技術(shù)路線(xiàn)圖。 在世界范圍內，富士通半導體在40/28nm高端制程上的設計能力相比其他設計公司具有很大優(yōu)勢，并且富士通半導體在28nm IP上也處于領(lǐng)先位置。 和TSMC的密切合作是富士通半導體在28nm上的優(yōu)勢之一�！案皇客ò雽w在TSMC的28nm工藝上的Tape out數量也是名列前茅的，這使我們在對工藝制程的管理、優(yōu)化方面積累了大量經(jīng)驗�！眲⒄芙榻B說(shuō) 例如剛開(kāi)始的28nm工藝可能會(huì )有一些良率（yield）不穩定的問(wèn)題，通過(guò)和TSMC的項目合作，富士通提高了量產(chǎn)的良率，包括穩定良率，在這方面取得了非常大的成果，這也是其若干客戶(hù)先進(jìn)設計項目能夠量產(chǎn)的一個(gè)很重要因素。 “量產(chǎn)與否，在半導體設計和制造領(lǐng)域是有質(zhì)的區別的�，F在市場(chǎng)上宣稱(chēng)有28nm項目的設計服務(wù)廠(chǎng)商不少，但真正擁有能夠進(jìn)入量產(chǎn)的28nm設計經(jīng)驗的可以說(shuō)是寥寥無(wú)幾。而富士通半導體此次宣布的成熟已經(jīng)量產(chǎn)的28nm創(chuàng )新工藝技術(shù)（CS450HP、CS450G、CS450LP）正是為了將先進(jìn)的高端ASIC方案和設計服務(wù)帶給中國廠(chǎng)商，以填補國內市場(chǎng)在這個(gè)領(lǐng)域的空白�！眲⒄鼙硎�。 IP的關(guān)鍵詞——廣泛性、高質(zhì)量 不只在設計方面領(lǐng)先，在IP方面，富士通半導體也走在業(yè)界前列。富士通半導體提供種類(lèi)齊全的完整IP系列，諸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等等，其經(jīng)過(guò)驗證的28nm IP更是處于業(yè)內領(lǐng)先。以下3張圖比較全面地展示了富士通半導體的IP。
圖4. 富士通半導體領(lǐng)先的28nm IP引人注目。
圖5. 富士通半導體IP路線(xiàn)圖：Peripheral IP/Functional IP。
圖6. 富士通半導體IP路線(xiàn)圖：ARM Core。 富士通半導體的IP分為兩種，一種是富士通半導體自己開(kāi)發(fā)的IP，另一種是從第三方購買(mǎi)的IP。在對IP的管理上，富士通半導體有它獨特的流程和方法，即IPV (IP Verification flow)，遵循這樣獨特的設計和驗證流程就可以保證打上富士通Logo的IP的質(zhì)量。這樣就在客戶(hù)和第三方IP提供商之間又加了一道保險。 “舉個(gè)例子，富士通半導體和其他設計公司對IP設計要求的標準不同，我們驗證的corner會(huì )特別多，要求非常嚴格。這樣要pass這么多的corner，就一定要設計出非常有質(zhì)量的IP才可以，這是和其他公司的不同。還有驗證平臺的成熟度，驗證的覆蓋率都是決定IP質(zhì)量的關(guān)鍵因素，而富士通半導體本身又是一個(gè)IDM的公司，我們有自己的IC產(chǎn)品，對產(chǎn)品的嚴格質(zhì)量管控是長(cháng)久以來(lái)的傳統和立身之本。這也適用于我們的IP和我們?yōu)榭蛻?hù)定制的ASIC�！备皇客ò雽w劉哲表示。 此外，富士通半導體經(jīng)過(guò)嚴格評估和量產(chǎn)驗證的廣泛IP能夠省去客戶(hù)去和不同IP供應商談判的精力和時(shí)間。由于富士通半導體擁有眾多合作伙伴和非常大的客戶(hù)群，因此能夠拿到更具優(yōu)勢的價(jià)格，這對資金壓力巨大的SoC設計廠(chǎng)商來(lái)講無(wú)疑非常重要。從芯片的風(fēng)險角度講，一旦芯片出現IP的質(zhì)量問(wèn)題，客戶(hù)也無(wú)需為此而在各個(gè)IP供應商之間周旋。從成本角度，富士通半導體所提供的打包IP方案也會(huì )幫助節省客戶(hù)初期的IP 投入。 通信、消費、高性能計算領(lǐng)域的成功案例 事實(shí)勝于雄辯，劉哲通過(guò)3個(gè)典型的客戶(hù)案例展現了富士通半導體在高端工藝設計上的技術(shù)實(shí)力。這3個(gè)例子分別屬于三個(gè)不同的領(lǐng)域：通信、消費電子、高性能計算，并且均已實(shí)現量產(chǎn)。而這三個(gè)領(lǐng)域都是富士通半導體的傳統優(yōu)勢領(lǐng)域。 富士通半導體是目前100G波分復用網(wǎng)絡(luò )的主要芯片設計方案提供者，是推動(dòng)100G網(wǎng)絡(luò )商用的重要力量。劉哲舉第一個(gè)例子就是富士通半導體的一個(gè)基于標準CMOS技術(shù)，使用TSMC 40nm工藝的，世界上最快的56G〜65Gsps ADC IP。據悉，此IP為光網(wǎng)絡(luò )傳輸中100G波分復用網(wǎng)絡(luò )的核心，已被國內外領(lǐng)先光通信廠(chǎng)商所采用并量產(chǎn)，它的使用使得世界范圍內的100G傳送網(wǎng)比預期提前兩年實(shí)現商用。
圖7：世界上最快的56G〜65Gsps ADC IP。 特別值得一提的是獨特的金質(zhì)底盤(pán)封裝（圖7）。之所以要采用這樣獨特的封裝，是因為類(lèi)似這樣的通信網(wǎng)絡(luò )可能有億萬(wàn)門(mén)的邏輯，不論是從設計規模還是功耗都很具有挑戰，所以不只對芯片本身的設計有要求，對芯片封裝的設計也有非常高的要求。金質(zhì)底盤(pán)是富士通半導體特別針對高功耗的芯片而特別設計的，此金質(zhì)底盤(pán)的Substrate有19層，這是業(yè)界非常領(lǐng)先的技術(shù)，也是富士通半導體所獨有的。 第二個(gè)例子是世界上第一個(gè)采用28nm HPL（高性能低功耗）工藝的LTE/3G/2G 基帶IC(用于手機) ，來(lái)自排世界TOP3位置的通信廠(chǎng)商。由于特別使用了富士通半導體開(kāi)發(fā)的低功耗methodology，其動(dòng)態(tài)功耗降低了30%。 此外，在設計方面，此基帶LSI還采用了富士通半導體的一系列IP，包括ARM11、DigRFV3、V4、HSIC、USB2.0等等。 第三個(gè)例子是更加典型的28nm應用，即今年中剛發(fā)布的富士通半導體與Oracle合作開(kāi)發(fā)的第10代處理器——SPARC64 X多核多線(xiàn)程處理器，它含有16個(gè)內核，每核雙線(xiàn)程，在TSMC High Performance工藝上開(kāi)發(fā)。面向服務(wù)器等高性能計算領(lǐng)域，處于世界領(lǐng)先地位。的，富士通半導體的SPARC CPU在國際上高性能計算領(lǐng)域很有代表性。
圖8.富士通半導體與Oracle合作開(kāi)發(fā)的高性能處理器SPARC64 X。 “隨著(zhù)中國設計能力的提升，這些目前還很先進(jìn)的技術(shù)在國內的需求也逐步多起來(lái)，我們也看到了這種需求。所以透過(guò)此次ICCAD，富士通半導體通過(guò)展示這些有代表性的成功案例，希望可以和中國的潛在客戶(hù)進(jìn)行交流，尋找合作的契機�！� 富士通半導體亞太區研發(fā)部副總裁Vincent Shen表示。 系統方案節省客戶(hù)前期IP驗證時(shí)間 此次ICCAD，富士通半導體還帶來(lái)了富士通半導體的系統解決方案，包括ARM-SoC Platform和系統原型開(kāi)發(fā)套件（System prototyping kit），也引發(fā)中國IC設計業(yè)界的熱情“圍觀(guān)”。如下圖9所示。
圖9. 富士通半導體系統方案。 富士通半導體系統原型開(kāi)發(fā)套件可以對Cortex-A9平臺以及各種集成IP如CPU和外設進(jìn)行評估；在A(yíng)SIC開(kāi)發(fā)的早期驗證期間對IP的質(zhì)量和互操作性進(jìn)行評估，包括：PCIe/SATA/USB3.0/GbE；CPU效能的評估：Cortex-A9、R4F、M3。還能提供S / W開(kāi)發(fā)：樣品的Linux驅動(dòng)程序和OS移植服務(wù)。 “以前客戶(hù)自己搭平臺驗證費時(shí)又耗力�，F在有了這樣的平臺將會(huì )大大縮短SoC設計前期的驗證時(shí)間，包括客戶(hù)自己搭平臺的時(shí)間也節省了，對客戶(hù)非常有意義。并且富士通半導體還能針對不同客戶(hù)的需求提供額外定制服務(wù)�！备皇客ò雽w相關(guān)負責人表示。 |
