|
|
從研一開(kāi)始接觸FPGA，剛開(kāi)始接觸的時(shí)候，認為很簡(jiǎn)單，不就是寫(xiě)寫(xiě)代碼就okey了嗎？所以混混諤諤地度過(guò)了3個(gè)月，因為剛開(kāi)始的時(shí)候接觸的時(shí)比較簡(jiǎn)單的算法，所以對設計的時(shí)序和性能要求不是很高，寫(xiě)寫(xiě)代碼完全就可以了，所以從來(lái)沒(méi)有關(guān)心底層的東西（底層的手工布局布線(xiàn)），也很少寫(xiě)一些約束文件�？墒呛髞�(lái)隨著(zhù)設計月來(lái)月復雜，才認識到約束文件和底層布局布線(xiàn)的重要性。而這些東西設計的知識面還是比較廣的 ，比如數字電路，高速時(shí)鐘系統，電路工藝方面，系統設計等等。只有底層做好了，才是真正的高手。后來(lái)去709所調試板子的時(shí)候，有幸遇到一個(gè)經(jīng)驗很豐富并且很樂(lè )意幫助我們的工程師，她從90年代開(kāi)始做FPGA，那個(gè)時(shí)候EDA工具不像現在智能化，她那個(gè)時(shí)候基本上完全是從底層做起來(lái)的，即使到我今年5月份去的時(shí)候，她才開(kāi)始學(xué)習語(yǔ)言verilog，絕大部分工作都是自己從底層的模塊搭建起來(lái)的。和我們的設計相比，她的設計性能更好，代價(jià)更小，系統更穩定。那一個(gè)月學(xué)到的東西，比我讀研三年學(xué)到的東西更多。下面是自己的一些總結（個(gè)人意見(jiàn)，僅供參考）：
1 要有對FPGA的興趣，只有這樣才能用最大的熱情對待它。
2 要有對數字系統設計比較全面的把握，reg ，ram，counter，fifo，dsp，uc......
3 最好能有一個(gè)具體的項目（最好復雜一些，對系統的性能要求高一些），這樣才能有的放矢，有壓力才有動(dòng)力。
4 找一個(gè)好的老師
5 重視底層，即使你的系統性能可以滿(mǎn)足要求，也嘗試著(zhù)從底層進(jìn)行一些開(kāi)放和優(yōu)化
6 多看看別人成功的例子，拓寬自己的視野，沒(méi)事的時(shí)候到FPGA論壇逛逛。幫助他人也是幫助自己。
7 對要求實(shí)現的算法或者系統有一個(gè)清楚的認識
|
|
發(fā)表于 2013-4-8 15:04:21
收藏
頂
踩
樓主