賽靈思公司 （Xilinx）今天宣布， 延續 28nm 工藝一系列行業(yè)創(chuàng )新 ，在 20nm 工藝節點(diǎn)再次推出兩大行業(yè)第一：投片半導體行業(yè)首款 20nm 器件， 也是可編程邏輯器件 (PLD) 行業(yè)首款 20nm All Programmable 器件 ；發(fā)布行業(yè)第一個(gè) ASIC級可編程架構 UltraScale。這些具有里程碑意義的行業(yè)第一發(fā)布 ，延續了賽靈思在 28nm 領(lǐng)域投片首款器件以及在 All Programmable SoC 、All Programmable 3D IC 和 SoC 增強型設計套件上所實(shí)現的一系列行業(yè)第一的優(yōu)勢。
賽靈思 UltraScale 架構：行業(yè)第一個(gè) ASIC 級可編程架構 ,可從 20nm 平面晶體管結構工藝向 16nm 乃至FinFET晶體管技術(shù)擴 展，從單芯片到 3D IC擴展。它不僅能解決整體系統吞吐量擴展限制和時(shí)延問(wèn)題 ，而且直接應對先進(jìn)節點(diǎn)芯片性能方面的最大瓶頸問(wèn)題—— 互連 。 賽靈思公司可編程平臺產(chǎn)品部高級副總裁 Victor Peng 指出： “我們制定了業(yè)界最積極的 20nm 投片計劃 ，我相信 ，和最接近的競爭產(chǎn)品相比，賽靈思在高端器件上領(lǐng)先至少一年的時(shí)間 ，而在中端 器件上則領(lǐng)先至少半年左右 。當你結合采用臺積 (TSMC) 技術(shù)和我們的 UltraScale 架構， 并通過(guò)我們的 Vivado 設計套件進(jìn)行協(xié)同優(yōu)化，我們相信將比競爭對手提前一年實(shí)現 1.5 至 2倍的系統級性能和可編程集成 —— 相當于領(lǐng)先競爭產(chǎn)品整整一代。 ” 賽靈思同臺積合作， 就像 28HPL （高性能低功耗 ）開(kāi)發(fā)過(guò)程一樣 ，把高端 FPGA 的要求注入 20SoC 開(kāi)發(fā)工藝之中 。賽靈思 和臺積公司在 28nm 工藝節點(diǎn)上的通力協(xié)作，讓賽靈思成為行業(yè)第一個(gè) 28nm All Programmable FPGA 、SoC 和 3D IC 器件的推出者 ，把賽靈思推上了性?xún)r(jià)比和功耗、可編程系統集成以及降低材料清單 （BOM ）成本方面領(lǐng)先一代的地位 。 現在， 賽靈思已經(jīng)將這種行之有效的合作模式從 28nm 擴展到 20nm ，推出了行業(yè)首個(gè) ASIC 級可編程架構 — UltraScale。 最新開(kāi)發(fā)的 UltraScale 架構包括 20nm 平面晶體管結構 （planar ）工藝和 16nm 乃至 FinFET 晶體管技術(shù)擴展 ，包括單芯片（monolithic）和 3D IC 。它不僅能解決整體系統吞 吐量擴展限制的問(wèn)題和時(shí)延問(wèn)題，還能直接應對先進(jìn)節點(diǎn)芯片性能方面的最大瓶頸問(wèn)題 — 互連 。 現在 ，人們 需要采用一種創(chuàng )新型的架構來(lái)管理每數百 Gbps 信息流的系統性能， 以及在全線(xiàn)速下進(jìn)行智能處理的能力 ，并可擴展至 Tb級流量和每秒 10 億次浮點(diǎn)運算 （teraflop ） 級的計算能力 。單憑提升每個(gè)晶體管或系統模塊的性能 ，或者增加系統模塊數量 ，都不足以實(shí)現上述 目標 ，因此必須從根本上提高通信、時(shí)鐘 、關(guān)鍵路徑以及互連技術(shù) ，以實(shí)現行業(yè)新一代高性能應用，滿(mǎn)足海量數據流和智能包、DSP 或圖像處理等要求 。 UltraScale 架構通過(guò)在全面可編程的架構中采用尖端 ASIC 技術(shù)，可解決如下挑戰： * 針對海量數據流而優(yōu)化的寬總線(xiàn)支持多兆位 (multi -terabit) 吞吐量 * 多區域類(lèi)似ASIC的時(shí)鐘、電源管理和下一代安全性 * 高度優(yōu)化的關(guān)鍵路徑和內置的高速存儲器串聯(lián)，打破DSP和包處理的瓶頸 * 第二代3D IC系統集成芯片間帶寬的步進(jìn)功能 * 高I/O和存儲器帶寬，提供動(dòng)態(tài)時(shí)延縮短和3D IC寬存儲器優(yōu)化接口 * Vivado工具消除布線(xiàn)擁堵和協(xié)同優(yōu)化，器件利用率超過(guò)90%，且不會(huì )影響性能 首批 UltraScale 器件不僅將進(jìn)一步擴展賽靈思目前市場(chǎng)領(lǐng)先的 28 nm Virtex 和 Kintex FPGA 以及 3D IC 產(chǎn)品 系列， 而且還將成為未來(lái) Zynq UltraScale All Programmable SoC 的基礎。 此外， UltraScale 器件還將通過(guò)新的高性能架構 需求實(shí)現下 一代更智能系統 ，其中 包括： * 提供智能包處理和流量管理功能的400G OTN * 支持智能波束形成的4X4混合模式LTE和WCDMA Radio * 支持智能圖形增強和識別的4K2K和8K顯示器 * 面向智能監視與偵察（ISR）的最高性能系統 * 面向數據中心的高性能計算應用 賽靈思公司 CEO Moshe Gavrielov 表示： “隨著(zhù)賽靈思行業(yè)首款 20nm 產(chǎn)品的投片 、首個(gè) ASIC 級 UltraScale 架構、 第一個(gè) SoC 增強型 Vivado 設計套件 ， 以及支持 Smarter 系統設計的不斷擴展的 IP 、C和 ARM 處理器解決方案的發(fā)布 ，賽靈思再一次擴大了 PLD 產(chǎn)業(yè)的價(jià)值和市場(chǎng)覆蓋面。同時(shí)， 我們也提前競爭產(chǎn)品一年為客戶(hù)帶來(lái)了領(lǐng)先一代的價(jià)值優(yōu)勢 �！� 供貨情況 支持 UltraScale 架構 FPGA 的 Vivado 設計套件早期試用版現已開(kāi)始供貨 。首批 UltraScale 器件將于 2013 年第四季度開(kāi)始發(fā)貨。如需了解更多信息， 敬請訪(fǎng)問(wèn)以下網(wǎng)址： china.xilinx.com/ultrascale 背景資料：Xilinx UltraScale架構 — 業(yè)界首款ASIC級All Programmable架構 |
