|
作者：friends 從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間。至今記得當初第一次在EDA實(shí)驗平臺上完成數字秒表，搶答器，密碼鎖等實(shí)驗時(shí)，那個(gè)興奮勁。當時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言，設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。后來(lái)讀研究生，工作陸陸續續也用過(guò)Quartus II，Foundation，ISE，Libero，并且學(xué)習了verilogHDL語(yǔ)言，學(xué)習的過(guò)程中也慢慢體會(huì )到verilog的妙用，原來(lái)一小段語(yǔ)言就能完成復雜的原理圖設計，而且語(yǔ)言的移植性可操作性比原理圖設計強很多。 在學(xué)習一門(mén)技術(shù)之前我們往往從它的編程語(yǔ)言入手，比如學(xué)習單片機時(shí)，我們往往從匯編或者C語(yǔ)言入門(mén)。所以不少開(kāi)始接觸FPGA的開(kāi)發(fā)人員，往往是從VHDL或者Verilog開(kāi)始入手學(xué)習的。但我個(gè)人認為，若能先結合《數字電路基礎》系統學(xué)習各種74系列邏輯電路，深刻理解邏輯功能，對于學(xué)習HDL語(yǔ)言大有裨益，往往會(huì )起到事半功倍的效果。 當然，任何編程語(yǔ)言的學(xué)習都不是一朝一夕的事，經(jīng)驗技巧的積累都是在點(diǎn)滴中完成，FPGA設計也無(wú)例外。下面就以我的切身體會(huì )，談?wù)凢PGA設計的經(jīng)驗技巧。 1)看代碼，建模型 只有在腦海中建立了一個(gè)個(gè)邏輯模型，理解FPGA內部邏輯結構實(shí)現的基礎，才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的，才能理解順序執行語(yǔ)言和并行執行語(yǔ)言的設計方法上的差異。在看到一段簡(jiǎn)單程序的時(shí)候應該想到是什么樣的功能電路。 例如： 
上面這段代碼實(shí)現的功能就是一個(gè)帶使能端的2選1數據選擇器，如下圖所示。
再例如：
上面這段always實(shí)現的是帶同步清零端的串并轉換移位寄存器，位寬為width，下圖為8位電路模型
當你具備了一定的識代碼能力之后，你會(huì )發(fā)現原來(lái)Verilog不是那么的枯燥，只不過(guò)是一個(gè)個(gè)電路模型的拼搭而已。 2)組合邏輯中的if...else...與case 對于多輸入端的組合邏輯來(lái)說(shuō)，如果不需要考慮優(yōu)先級應該盡量采用case語(yǔ)句來(lái)描述，這樣綜合出來(lái)的電路并行度要大一些，如果采用if...else...結構，綜合出來(lái)的電路都是串行的，增大了信號時(shí)延路徑。降低寄存器間組合路徑的延遲是提高系統工作頻率的主要手段，因此在完成相同功能的前提下應該盡量使用并行結構邏輯。
可以看出，并行模式比串行模式少了一級延時(shí)路徑，隨著(zhù)輸入端的增多，串行邏輯將比并行邏輯產(chǎn)生更多的延時(shí)路徑。 3)用數學(xué)思維來(lái)簡(jiǎn)化設計邏輯 學(xué)習FPGA不僅邏輯思維很重要，好的數學(xué)思維也能讓你的設計化繁為簡(jiǎn)，所以啊，那些看見(jiàn)高數就頭疼的童鞋需要重視一下這門(mén)課哦。舉個(gè)簡(jiǎn)單的例子，比如有兩個(gè)32bit的數據X[31:0]與Y[31:0]相乘。當然，無(wú)論Altera還是Xilinx都有現成的乘法器IP核可以調用，這也是最簡(jiǎn)單的方法，但是兩個(gè)32bit的乘法器將耗費大量的資源。那么有沒(méi)有節省資源，又不太復雜的方式來(lái)實(shí)現呢?我們可以稍做修改： 將X[31:0]拆成兩部分X1[15:0]和X2[15:0]，令X1[15:0]=X[31:16]，X2[15:0]=X[15:0]，則X1左移16位后與X2相加可以得到X;同樣將Y[31:0]拆成兩部分Y1[15:0]和Y2[15:0]，令Y1[15:0]=Y[31:16]，Y2[15:0]=Y[15:0]，則Y1左移16位后與Y2相加可以得到Y;則X與Y的相乘可以轉化為X1和X2分別與Y1和Y2相乘，這樣一個(gè)32bit*32bit的乘法運算轉換成了四個(gè)16bit*16bit的乘法運算和三個(gè)32bit的加法運算。轉換后的占用資源將會(huì )減少很多，有興趣的童鞋，不妨綜合一下看看，看看兩者差多少。 4)時(shí)鐘與觸發(fā)器的關(guān)系 “時(shí)鐘是時(shí)序電路的控制者”這句話(huà)太經(jīng)典了，可以說(shuō)是FPGA設計的圣言。FPGA的設計主要是以時(shí)序電路為主，因為組合邏輯電路再怎么復雜也變不出太多花樣，理解起來(lái)也不沒(méi)太多困難。但是時(shí)序電路就不同了，它的所有動(dòng)作都是在時(shí)鐘一拍一拍的節奏下轉變觸發(fā)，可以說(shuō)時(shí)鐘就是整個(gè)電路的控制者，控制不好，電路功能就會(huì )混亂。打個(gè)比方，時(shí)鐘就相當于人體的心臟，它每一次的跳動(dòng)就是觸發(fā)一個(gè)CLK，向身體的各個(gè)器官供血，維持著(zhù)機體的正常運作，每一個(gè)器官體統正常工作少不了組織細胞的構成，那么觸發(fā)器就可以比作基本單元組織細胞。時(shí)序邏輯電路的時(shí)鐘是控制時(shí)序邏輯電路狀態(tài)轉換的“發(fā)動(dòng)機”，沒(méi)有它時(shí)序邏輯電路就不能正常工作，因為時(shí)序邏輯電路主要是利用觸發(fā)器存儲電路的狀態(tài)，而觸發(fā)器狀態(tài)變換需要時(shí)鐘的上升或下降沿!由此可見(jiàn)時(shí)鐘在時(shí)序電路中的核心作用! 5)關(guān)于IP核和乒乓操作的那點(diǎn)事 經(jīng)驗告訴我，能使用開(kāi)發(fā)工具自帶的IP核，就千萬(wàn)別去自己開(kāi)發(fā)。往往自己開(kāi)發(fā)已有的IP核是吃力不討好。我曾經(jīng)做過(guò)一個(gè)eMMC控制器燒寫(xiě)外部eMMC芯片的案子。 數據由上位機通過(guò)USB傳給MCU，然后通過(guò)數據總線(xiàn)發(fā)到FPGA,在FPGA內部形成燒寫(xiě)eMMC芯片的時(shí)序，燒寫(xiě)外部芯片�？驁D如下：
最初的算法是通過(guò)數據總線(xiàn)發(fā)一個(gè)字節，再向芯片打一個(gè)字節，一個(gè)頁(yè)的512字節的CRC16需要事先用軟件計算好，但是這種方式燒寫(xiě)速度太慢。后來(lái)我想到一種方案，先把512個(gè)字節傳到FPGA內部存儲起來(lái)，并且在FPGA內部計算好16個(gè)字節的CRC，然后用高速系統時(shí)鐘一次性把整頁(yè)528個(gè)字節傳給芯片，這種方式燒寫(xiě)速度能提高很多。一開(kāi)始我想自己設計一個(gè)帶CRC計算的RAM或者FIFO來(lái)存儲528個(gè)字節的數據，可是無(wú)論怎么設計數據傳輸總是有問(wèn)題，由于是一個(gè)人做，也沒(méi)人指導，只得放棄這種方案，改用其他。因為我用的Xilinx器件有現成的FIFO核可以調用，于是我就把CRC16的計算和存儲512字節數據分開(kāi)設計，在最后輸出到芯片端再選通。因為燒寫(xiě)eMMC一個(gè)頁(yè)，需要有一定的等待POLLING時(shí)間，所以我想到了用兩組FIFO，乒乓操作，A通道數據發(fā)送到芯片并且等待應答的時(shí)候，MCU端向B通道發(fā)送數據存儲，B通道數據發(fā)送到芯片并且等待應答的時(shí)候，MCU端再向A通道發(fā)送數據存儲，這樣最大化的加速了燒寫(xiě)速度，當然最后的設計結果我也是相當滿(mǎn)意的。
我想通過(guò)此例告訴大家的是，盡量用系統的IP核吧，省事又省心，因為這些都是前輩專(zhuān)家們設計出的經(jīng)典。還有就是利用一些設計技巧，比如乒乓操作，流水線(xiàn)操作可以讓你的設計性能優(yōu)化不少。 最后簡(jiǎn)單說(shuō)一下體會(huì )吧，歸結起來(lái)就多實(shí)踐、多思考、多問(wèn)。實(shí)踐出真知，看100遍別人的方案不如自己去實(shí)踐一下。實(shí)踐的動(dòng)力一方面來(lái)自興趣，一方面來(lái)自壓力，我個(gè)人覺(jué)得后者更重要。有需求會(huì )容易形成壓力，也就是說(shuō)最好能在實(shí)際的項目開(kāi)發(fā)中鍛煉，而不是為了學(xué)習而學(xué)習。在實(shí)踐的過(guò)程中要多思考，多想想問(wèn)題出現的原因，問(wèn)題解決后要多問(wèn)幾個(gè)為什么，這也是經(jīng)驗積累的過(guò)程，如果有寫(xiě)項目日志的習慣更好，把問(wèn)題及原因、解決的辦法都寫(xiě)進(jìn)去。最后還要多問(wèn)，遇到問(wèn)題思索后還得不到解決就要問(wèn)了，畢竟個(gè)人的力量是有限的，問(wèn)同學(xué)同事，問(wèn)搜索引擎，問(wèn)網(wǎng)友，都可以，一篇文章、朋友們的點(diǎn)撥都可能幫助自己快速解決問(wèn)題。 |
