|
近年來(lái)，為了提高信息傳輸速率，增強通信抗干擾能力，飛行器測控通信系統巳從統一載波體制向擴頻統一測控通信體制發(fā)展。但是，這種寬帶擴頻測控技術(shù)的應用使得同步設計成為系統實(shí)現的難點(diǎn)，尤其對于多頻率源系統，信號之間的嚴格同步更為困難。一般情況下，為了獲得多路DDS的同步，設計者往往會(huì )使用多種手段對參考時(shí)鐘、數據刷新、鎖相倍頻等步驟小心處理，這樣不但耗費了大量的精力物力，而且效果往往不盡如人意。 美國ADI公司推出的高性能4通道直接數字式頻率合成器AD9959，在單芯片上集成了4個(gè)獨立的DDS核，通過(guò)一個(gè)公用參考頻率內部同步4個(gè)DDS通道，避免了多個(gè)DDS同步過(guò)程中由于器件特性差異造成同步困難的問(wèn)題，在降低同步設計難度的同時(shí)，還提供了靈活的控制能力。 AD9959是美國ADI公司的多通道DDS器件，內部包含4個(gè)同步的10bit 500MHz DDS。每個(gè)DDS通道擁有獨立的32bit頻率分辨率控制、14bit相位偏移控制及10bit輸出幅度控制，輸出絳過(guò)10bitDAC轉化為標準正弦信號。采用這種獨立控制方式便于校正模擬濾波、放大或PCB布線(xiàn)引起的I／Q信號失配。AD9959擁有16級幅度、頻率或相位調制(ASK、FSK、PSK)，支持線(xiàn)性?huà)哳l、掃相、掃幅等功能，具有良好的寬帶、窄帶無(wú)雜散噪聲(SFDR)性能。高速串行I／O端幾兼容早期A(yíng)DIDDS產(chǎn)品的SPI串行通信方式，通過(guò)4個(gè)串行數據引腳SDIO[3..O]可方便對芯片進(jìn)行編程操作，具有良好的多通道同步性能。亦可采用菊花鏈方式用一個(gè)主控芯片(DSP或FPGA)同步多個(gè)AD9959器件以獲得更多同步DDS通道。AD9959內部結構如圖1所示。 AD9959內部的每個(gè)DDS通道部擁有獨立的32bit相位累加器和相位-幅度轉換器。當相位累加開(kāi)始計時(shí)并且相位增量(頻率調諧字FTW)大于0時(shí)，相位累加器的輸出數據作為波形存儲器的取樣地址，輸出數字化的正弦波形(梯形正弦波)。相位一幅度裝換器同時(shí)將相位信息通過(guò)運算轉化為幅度信息。每個(gè)通道的輸出頻率(fo)是相位累加器翻轉率的函數。頻率、相位及幅度關(guān)系由下面的公式表示： fs表示系統的時(shí)鐘頻率，FTW為頻率調諧字，232表示相位累加器的容量。 AD9959具有多種工作模式：?jiǎn)晤l(SingleTone)、調制(Modulation)和線(xiàn)掃(Linear Sweep)3種模式。 AD9959串行I／O提供多種配置工作方式，串口兼容ADI早期DDS采用的SPI串行方式。 AD9959的運行是主控芯片(單片機、DSP或可編程邏輯)通過(guò)串行I／O改寫(xiě)其內部寄存器值來(lái)實(shí)現的。因此，寄存器是AD9959的控制核心�？刂萍拇嫫髦饕瓿赏ǖ肋x擇，多設備同步及相位累加器清零等功能；通道控制寄存器主要完成各通道功能的選擇，頻率、相位、幅度的設置。各寄存器的使用是通過(guò)不同地址的8位數據值來(lái)決定。 AD9959在測控通信系統中的應用 多進(jìn)制正交擴頻信號產(chǎn)生 在測控通信系統的設計中系統的可靠性尤為重要，特別是同步不好輕則誤碼率高，重則系統無(wú)法正常工作。如圖2所示，在以往的設計中，要成功地同步各路DDS首先要將參考時(shí)鐘的相位差最小化，且時(shí)鐘邊沿要足夠的陡，以免增加時(shí)鐘的相位誤差。其次，數據刷新時(shí)鐘(I／O_Update)決定了DDS內部寄存器值的改變時(shí)間，多路DDS必須同步改變工作寄存器的值。再次，DDS所需頻率由頻率源經(jīng)過(guò)倍頻鎖相后提供，但這樣會(huì )帶來(lái)倍頻鎖相后時(shí)間信號相位延遲等問(wèn)題。此外，由于濾波器特性的不一致，也往往會(huì )造成已經(jīng)同步的DDS輸出信號經(jīng)過(guò)濾波平滑處理后進(jìn)入調制器的信號卻發(fā)生失配。因此需要不斷地對FPGA中的控制時(shí)序做反復調整。但由于器件之間的差異性與溫度特定的不同，調整好的時(shí)序控制程序往往不適用于另一個(gè)同樣的電路。諸多因素為信號同步帶來(lái)很多麻煩 在新方案中，由于單片AD9959集成了4個(gè)DDS通道，無(wú)需4片AD9852及其外部電路，大大減小了PCB面積。單片AD9959由一組共享的參考時(shí)鐘頻率在內部同步4個(gè)獨立的DDS通道，在線(xiàn)可編程的通道控制信號隨時(shí)調整由外部路徑產(chǎn)生的不均衡性。I、Q數據流可實(shí)現良好的正交。即時(shí)正交關(guān)系和幅度匹配發(fā)生輕微的變化，由于其14bit的相位調整和32bit的幅度調整，誤差將保持在很小的可容許的范圍內。上電后FPGA從配置芯片中加載程序，完成發(fā)送時(shí)序及系統的控制，PN碼和Walsh函數的產(chǎn)生也是由FPGA實(shí)現。在FPGA的控制下，4路DDS輸出同步正交信號到專(zhuān)用調制芯片，可產(chǎn)生QPSK、16QAM等多種調制信號，各項指標滿(mǎn)足系統要求，性能穩定。 基于正交信號的上變頻 如圖3所示，雖然DDS具有良好的頻率特性和相位特定，但在測控通信系統中設備往往工作在VHF、UHF、L／S／C等頻率較高的頻段，而DDS無(wú)法直接滿(mǎn)足UHF頻段以上的頻率要求，必須進(jìn)行上變頻。通常用鎖相環(huán)(PLL)反饋環(huán)路中的DDS進(jìn)行上變頻，但受到PLL的鎖定時(shí)間及帶寬的影響，這種方式不適合頻率高速變化的場(chǎng)合。此時(shí)，采用AD9959，對兩個(gè)正交的DDS通道進(jìn)行單邊帶上變頻，其中兩路DDS作為I／Q通路，另兩路DDS作為相位相差90度的本振信號源，這種方法非常適合快速跳頻系統，不但保證了本振與I／Q數據的同步而且有效地抑止了冗余邊帶的產(chǎn)生。由于冗余邊帶的顯著(zhù)減小，濾波器設計難度也大大降低。圖4比較了采用DDS正交上變頻方案與PLL上變頻的冗余邊帶抑制能力。 結語(yǔ) 以4通道DDS芯片AD9959為核心的測控通信電路已應用于某無(wú)人機測控通信系統中，無(wú)論是正交擴頻中還是DDS上變頻都有出色的性能表現。4個(gè)DDS核天生同步的特性不僅降低了系統的成本，減小了PCB面積，而且大大簡(jiǎn)化了系統同步設計的復雜度，縮短了研發(fā)周期。 |
