|
作者：Sachin Gupta、Kannan Sadasivam，賽普拉斯半導體 不是所有便攜式系統都像圖1（參見(jiàn)本系列文章的第二部分）所示的系統這么簡(jiǎn)單。圖3給出了可穿戴電子設備的典型方框圖。由于存在大量功能塊和子系統，設計復雜性進(jìn)一步提高。 
圖3：手表的高層次方框圖 一個(gè)符合邏輯的辦法是將整個(gè)系統拆分為不同的子系統，并分析各個(gè)子系統的功耗。這也有助于簡(jiǎn)化電源域的設計，從而實(shí)現低功耗功能。 顯示和觸摸控制器部分的功耗主要取決于背光驅動(dòng)和顯示屏本身。大多數設計都針對顯示屏采用基于定時(shí)器的超時(shí)斷電模式。一般說(shuō)來(lái)，在固定時(shí)間T1后，背光會(huì )降至50%的占空比，又過(guò)了時(shí)間T2后，顯示屏會(huì )完全關(guān)閉。這時(shí)即使是觸摸控制器也可被關(guān)閉或進(jìn)入斷電模式，具體取決于使用情境。這樣，設計人員就可繪制這個(gè)功能塊的電流曲線(xiàn)，進(jìn)而獲得典型電流。 無(wú)線(xiàn)控制器（如面向藍牙的控制器）通常是低功耗的。這種控制器能通過(guò)一定方式在高低功耗模式之間切換。無(wú)線(xiàn)控制器數據表中的典型數值是我們在不對系統性能分析情況下能獲得的最貼近的功耗估算數據。不過(guò)我們要記住考慮到器件在不同電源模式之間的占空比。 傳感器電流主要取決于激勵電流和模擬前端（AFE）的功耗。賽普拉斯的PSoC 4等器件擁有ADC等內置模擬功能和其它AFE組件，這就使得設計人員能通過(guò)固件命令給不同的功能塊動(dòng)態(tài)斷電。這種控制和精細粒度級別可進(jìn)一步提高低功耗設計的效率。 對涉及多控制器和多工作模式的復雜設計而言，在電源電路設計時(shí)要注意適應不同的可控電源域。這樣，一個(gè)待機電源域上的單個(gè)控制器就能有效控制其它域。這種架構或許成本會(huì )比較高，但卻能保持非常低的功耗。 在明確各個(gè)子部分后，可采用以下幾種方法對每個(gè)子部分進(jìn)行功耗優(yōu)化： 1. 關(guān)閉調節器以關(guān)閉整個(gè)子部分 2. 將不使用的外設進(jìn)行斷電 3. 使用微控制器的低功耗模式降低平均功耗 實(shí)現低功耗的最有效方法就是關(guān)閉用于向給定子部分供電的調節器。如果某個(gè)特殊的子部分不需要長(cháng)期可用，其功能不具備時(shí)間關(guān)鍵性，那么其調節器自身可被主機控制器控制。傳感器就是一個(gè)很好的子系統例子，當系統不運行時(shí)可將其關(guān)閉。唯一消耗的漏電流將會(huì )是調節器的電流。 如果不能將整個(gè)子部分斷電，那么可考慮子部分的各個(gè)外設和組件。舉例來(lái)說(shuō)，在傳感器部分中，可能有些傳感器需要繼續測量，有些則不需要。假設有一個(gè)測量溫度的熱敏電阻、一個(gè)加速計和一個(gè)IR傳感器。加速計需要頻繁檢查是否有活動(dòng)情況，系統的其余部分需要據此實(shí)現喚醒。與此形成對比的是，溫度傳感器和IR傳感器大多數時(shí)間并不需要工作。下面讓我們談?wù)劅崦綦娮璧募睿ㄒ?jiàn)圖4）。在本例中，無(wú)論是否進(jìn)行測量，電流都會(huì )通過(guò)熱敏電阻和參考電阻。
圖4：典型的熱敏電阻激勵電路 現在，如果如圖5所示修改熱敏電阻電路，那么當傳感器不被采樣時(shí)就能避免電流消耗。
圖5：面向低功耗的熱敏電阻激勵 在本例中，引腳配置為強輸出模式（CMOS逆變器）。要測量傳感器輸出時(shí)就將引腳驅動(dòng)到低電平。這會(huì )使熱敏電阻通過(guò)NMOS晶體管連接到Vss。唯一需要考慮的額外電阻就是NMOS晶體管的導通電阻，該電阻基本非常低。當不需要測量傳感器輸出時(shí)，則將引腳驅動(dòng)到高電平。這會(huì )使熱敏電阻連接到Vdd，從而實(shí)現傳感器電路上的電流為零。 由于加速計也不需要隨時(shí)被采樣，因此ADC和其它模擬組件（如運算放大器或模擬信號鏈中的參考生成器）可在不需要檢測信號時(shí)進(jìn)行斷電。 采用SoC實(shí)現此電路時(shí)，還有許多其它方法來(lái)降低功耗，我們下面將加以介紹。設想一下圖3所示的系統，LCD控制器可進(jìn)入冬眠模式而主機處理器在感應到I2C命令時(shí)可將其喚醒。在采用PSoC 4實(shí)現電路的情況下，功耗可低至20 nA。 同樣，如果傳感器子部分用低功耗模式實(shí)現且將關(guān)閉所有元件，則MCU可在有運動(dòng)情況下用比較器中斷喚醒。加速計輸出可連接到比較器，確保只要一有運動(dòng)就能喚醒器件，并觸發(fā)主機處理器的事件。 就基于SoC構建的系統而言，還可采用其它技術(shù)來(lái)降低平均功耗。舉例來(lái)說(shuō)，所有外設的時(shí)鐘都可設定為最慢的時(shí)鐘頻率，由于動(dòng)態(tài)功耗與開(kāi)關(guān)頻率成正比，因此這么做就能節約耗電。再舉例來(lái)說(shuō)，SoC中的ADC的時(shí)鐘頻率通常應與所需的采樣率成正比。如果ADC設置的采樣率高于實(shí)際的系統需求，那就會(huì )造成不必要的電池負載。 還有其它一些系統級技巧可用來(lái)降低整體功耗。舉例來(lái)說(shuō)，器件輸出可支持較低轉換率以降低輻射。不過(guò)，較低轉換率會(huì )導致FET的引腳驅動(dòng)級消耗更多電流，因為PMOS和NMOS都會(huì )開(kāi)啟更長(cháng)的時(shí)間。根據系統允許的輻射量，引腳的轉換率高低可進(jìn)行調節設置。 我們選擇的器件如果能提供多種電源模式，而且能實(shí)現較高集成度，并對SoC的電源狀態(tài)實(shí)現較好控制，這就能簡(jiǎn)化低功耗系統的實(shí)現過(guò)程。根據應用的不同，我們可有效利用不同的電源模式來(lái)確保較低的平均電流。雖然時(shí)鐘頻率較高會(huì )導致高功耗，但CPU暫時(shí)高頻工作隨后能更快地讓器件返回休眠狀態(tài)，這其實(shí)有助于實(shí)現更低的平均功耗。開(kāi)發(fā)人員應考慮整體系統，盡可能避免出現漏電流路徑。 |
