|
Ron Wilson，總編輯，Altera 公司 現在很難在某一次會(huì )議上聽(tīng)不到或者看不到關(guān)于物聯(lián)網(wǎng)(IoT)和可穿戴式計算的討論。但是，請讀下去。當人們還在爭論IoT設備5年內是會(huì )達到200億規模還是40億規模的時(shí)候，一個(gè)意外的挑戰已經(jīng)浮出水面。人們都認為市場(chǎng)上最新的半導體技術(shù)也是您下一設計最好的工藝技術(shù)。這種想法促進(jìn)了IoT的雪崩式發(fā)展。 最近在硅谷舉行的TSMC輔助支持系統論壇上清楚的闡述了這種發(fā)展。隨著(zhù)20、16和10 nm工藝的發(fā)展，最大的代工線(xiàn)負責人宣稱(chēng)，在老工藝尺寸基礎上，不到5個(gè)低功耗新工藝代就回到了180 nm。為什么——為什么這么多?在小系統設計中，這些問(wèn)題構成了新現實(shí)。 對電源的其他分析 并不是IoT發(fā)起了低功耗工作模式。多年以來(lái)，超低功耗微控制器領(lǐng)域就有此類(lèi)產(chǎn)品。但是，大肆的宣傳使得業(yè)界特別關(guān)注低功耗問(wèn)題的兩個(gè)方面：在很多IoT和可穿戴節點(diǎn)上以極低功耗可靠的工作，還有非常低的占空比。 極低功耗需求的來(lái)源不同尋常：能量收集。一些IoT設計人員并沒(méi)有費勁的將電池裝到極小的封裝中或者難以企及的空間里，而是選擇從節點(diǎn)環(huán)境中收集能量。他們使用了小型光電池，從周?chē)庵惺占芰�，采用熱電變換器轉換浪費的熱量，使用慣性發(fā)電機把運動(dòng)轉換為電流，還有一些其他手段。一般的結果是可靠的少量電源——至少結合了小的可充電電池和超級電容。 如果您能夠將節點(diǎn)耗電保持在一定的功率預算范圍內，從很實(shí)用的熱電轉換器的幾百µW到光線(xiàn)暗淡的室內微小光電池的幾個(gè)µW，那么這種策略避免了換電池等問(wèn)題。 作為對比，較低的占空比并不是約束而是機遇。一般而言，距離數據中心越遠，節點(diǎn)的大部分空閑的時(shí)間就越長(cháng)。數據中心的目標應該是不低于80%的利用率。但是在今年的熱點(diǎn)芯片大會(huì )上，ARM® CTO Mike Muller估計CPU瀏覽網(wǎng)頁(yè)的平均工作時(shí)間是7%，MP3回放任務(wù)大約是3%。距離核心越遠，IoT節點(diǎn)對空氣溫度進(jìn)行周期性采樣時(shí)，可能每小時(shí)只有幾個(gè)毫秒在工作，占總時(shí)間的百萬(wàn)分之一。 很明顯，低占空比應該是降低能耗的好機會(huì )。問(wèn)題是怎么辦。要解決這一問(wèn)題，我們得回到工藝技術(shù)和超低功耗問(wèn)題上。 研究占空比 在低占空比系統中，降低能耗(從而延長(cháng)電池使用壽命)最高效的策略與您的老奶奶處理電費的策略一樣：不使用時(shí)關(guān)掉它。但是這種好建議的背后卻涉及到詳細的規劃和某些困難的決定。 關(guān)掉電源意味著(zhù)將狀態(tài)存儲到非易失存儲器中，除非您設計的節點(diǎn)不需要持續的狀態(tài)信息就能夠工作。但是保存狀態(tài)需要花費時(shí)間和能耗，寫(xiě)入閃存會(huì )需要很大的突發(fā)能耗，這也要有大功率能源。因此，這并不總是可行的——特別是空閑時(shí)間很短或者不可預測的情形。在這些情形中，您可能需要保持數據的低功耗模式，包括在狀態(tài)機中和在存儲器中(圖1)。這也是老節點(diǎn)及其大規模晶體管再次被關(guān)注的原因。 
圖1.不同的占空比強調了功耗的不同方面。 這些大規模晶體管內在的一個(gè)特性是低泄漏電流。如果您的服務(wù)器一直以fMAX運行，那么低泄漏并不是很重要，這是因為高速和低動(dòng)態(tài)功耗并不是老工藝關(guān)注的重點(diǎn)。但是，如果您設計低占空比系統，大部分時(shí)間處于數據保持模式，您不得不延長(cháng)小電池的使用時(shí)間，與動(dòng)態(tài)功耗或者最初的性能相比，您更關(guān)心靜態(tài)泄漏。 這一事實(shí)解釋了為什么有太多的工藝選擇。在180 nm，泄漏幾乎沒(méi)有，但是動(dòng)態(tài)功耗相對較高，而fMAX較低。在28 nm，泄漏比較起來(lái)非常高——即使是TSMC針對28 ULP設計的改進(jìn)型低泄漏晶體管，但是動(dòng)態(tài)功耗和速度要好很多。您可以看一下您規劃的占空比，選擇您的工藝技術(shù)。 當然，并不會(huì )非常簡(jiǎn)單。在體系結構和實(shí)施的每一階段，都會(huì )有一些因素影響占空比。例如，您可以禁止中斷狀態(tài)機或者ARM Cortex®-M0等極低功耗MCU，只中斷主CPU，以處理觸發(fā)了重要代碼的關(guān)鍵事件。您可以選擇無(wú)線(xiàn)網(wǎng)絡(luò )，支持節點(diǎn)在大部分時(shí)間進(jìn)入休眠狀態(tài)，而不讓它一直處于準備響應某一消息的狀態(tài)。您可以使用硬件加速器來(lái)縮短占空比的工作部分。還可以把上游任務(wù)放到無(wú)線(xiàn)集線(xiàn)器或者云端。 相反，您也可以重新調整占空比。例如，可以放慢時(shí)鐘以節省功耗，讓任務(wù)非常慢的運行，從而不會(huì )進(jìn)入休眠模式�；蛘�，可以選擇輪詢(xún)節點(diǎn)，就像帶著(zhù)安眠藥的夜班護士，讓節點(diǎn)一直保持工作。 總之，要找到動(dòng)態(tài)功耗、運行和空閑以及關(guān)斷時(shí)間、工藝技術(shù)的最佳組合會(huì )是一件很難的事情。對于A(yíng)RM的big.LITTLE多核CPU配置等方法，支持您在功能強大的內核中迅速運行較難的線(xiàn)程，然后對于后臺任務(wù)，切換到較慢的低功耗內核。在某些點(diǎn)，您會(huì )有很多選擇。 不論占空比還是處理器怎樣安排，有一種策略具有明顯的優(yōu)勢。對于靜態(tài)和動(dòng)態(tài)功耗，電壓是公式中的二次項。如果您降低Vdd，fMAX就會(huì )下降，功耗也是如此。這一點(diǎn)解釋了TSMC超低功耗產(chǎn)品的重要特性：其特性是能夠工作在非常低的電壓下，實(shí)際上，接近閾值。 近閾值挑戰 據TSMC研發(fā)副總裁Cliff Hou，在0.7-0.5V范圍內Vdd的準備過(guò)程需要很多工作。公司關(guān)注的是從高閾值晶體管中獲得最佳性能。但是也要處理其他兩個(gè)主要問(wèn)題；時(shí)序變化和SRAM拓撲。 接近閾值工作的MOSFET驅動(dòng)負載的時(shí)間要長(cháng)一些。這一簡(jiǎn)單的物理現象將大部分處理器的時(shí)鐘頻率限制在1 MHz附近。但是，Hou指出還有另一個(gè)問(wèn)題。他解釋說(shuō)，“接近閾值時(shí)，波形是非線(xiàn)性的。對此，需要調整靜態(tài)時(shí)序分析，這樣，芯片設計人員不用改變他們的方法�！� Hou說(shuō)，對時(shí)序進(jìn)行了很大的改動(dòng)后，自然需要檢查所有IP在接近閾值電平時(shí)能否正常工作。他報告說(shuō)，“一般而言，檢查進(jìn)行的比較順利。但是，我們注意到，某些單元——那些有三至四級的，使用了傳輸邏輯門(mén)的，在接近0.5V時(shí)會(huì )出現問(wèn)題�！� SRAM有不同的問(wèn)題：不同的電壓電平需要不同的單元設計。一般具有讀寫(xiě)輔助功能的SRAM單元在較高電壓時(shí)能夠很好的工作。但是接近0.5V時(shí)，則需要8或者10晶體管單元。低于0.5V時(shí)，Hou建議基于邏輯的存儲器單元。 走向極端 如果您決定降低Vdd，那么不用停在晶體管的閾值電壓上。在亞閾值領(lǐng)域有很多邏輯設計，甚至是模擬設計。實(shí)際上，晶體管一直關(guān)斷，您的電路通過(guò)調制泄漏電流來(lái)工作。自然的，這些邏輯能效非常高，但是非常慢。在TSMC論壇上，ARM的Muller認為這并不簡(jiǎn)單，在IoT環(huán)境中，重要的是在亞閾值工作。 Muller介紹了TSMC在未指定40 nm工藝上開(kāi)發(fā)的測試芯片ARM，針對低電壓進(jìn)行了優(yōu)化。芯片含有Cortex-A5和Cortex-M0內核，以及很多獨立電源域，支持工程師針對各種近閾值和亞閾值策略進(jìn)行試驗，可以對各種處理器的各個(gè)部分進(jìn)行不同的組合。 CTO對設計這類(lèi)芯片提出了警告。他提醒說(shuō)，您需要仔細的設計電平轉換器，它承載了電源域和功率邏輯門(mén)開(kāi)關(guān)之間的信號。這些器件必須在很寬的電壓范圍內高效的工作，電壓范圍非常寬以至于超出了邏輯晶體管的閾值范圍。 在體系結構級，Muller指出關(guān)斷內核與使其停留在數據保持模式有很大的不同。他說(shuō)，80%的靜態(tài)功耗來(lái)自SRAM。因此，減少工作周期之間必須要保持的有效狀態(tài)非常重要。保持狀態(tài)要消耗能量。 Muller說(shuō)，使用傳統的時(shí)序收斂方法也很難來(lái)管理時(shí)序。目前的時(shí)序工具假設延時(shí)主要來(lái)自RC。而這里時(shí)序的主要因素是電壓柵極延時(shí)。Muller遺憾的指出，當您嘗試實(shí)現時(shí)序收斂時(shí)，工具會(huì )把您帶到錯誤的方向上。 有了體系結構后，下一個(gè)問(wèn)題是工作點(diǎn)。Muller針對這一主題提供了信息非常豐富的一幅圖(圖2)。Muller解釋說(shuō)，把Vdd降到閾值以下后，功耗——動(dòng)態(tài)功耗和靜態(tài)功耗，都下降了。在200 mV有最小功耗點(diǎn)，在此之下，電路會(huì )停止工作。如果您的電源受到高能耗器件的限制，那么這是最佳工作點(diǎn)。
圖2.低于閾值電壓時(shí)，每一任務(wù)的動(dòng)態(tài)能耗繼續下降，直至電路不工作，但是，隨著(zhù)電路變慢，由于泄漏導致的功耗在增大。因此，最小能量在最低功耗點(diǎn)之上。 但是隨著(zhù)功耗的下降，速度也在變慢。任務(wù)執行的時(shí)間越長(cháng)，執行期間的靜態(tài)功耗就越大。因此，您降低電壓后，每一任務(wù)的總能耗并不會(huì )一直降低——實(shí)際上，有一個(gè)明顯的轉換點(diǎn)，電壓低于這一點(diǎn)之后，每一任務(wù)的總能耗開(kāi)始上升。在Muller的數據中，每一任務(wù)能耗達到最小的轉換點(diǎn)是在400 mV。 Muller注意到，設計人員看到的曲線(xiàn)有很好的選擇范圍。如果功耗最重要，CPU可以工作在1 kHz，200 mV，功耗大約只有1 µW。如果目標是固定任務(wù)實(shí)現最低能耗，這一試驗的最優(yōu)點(diǎn)是在400 mV，100 kHz工作，功耗大約是100 µW。Muller總結說(shuō)，“在600 mV近閾值區域，您不必要求功耗降低一半，設計會(huì )很容易進(jìn)行�！� 然而，重新進(jìn)行設計并選擇相應的電壓還不夠。在亞閾值區域，工藝變化和老化效應導致的閾值電壓變化會(huì )非常嚴重。Muller介紹了亞閾值電路對于Vth非常敏感，在低占空比的低功耗電路中，偏置溫度不穩定性(BTI)導致的微小漂移也會(huì )在很短的時(shí)間內造成電路失效。因此，設計人員必須仔細考慮其電路對各種變化的承受能力。 IoT節點(diǎn)對高能效的需求讓我們費盡周折，從研究低占空比到深入研究亞閾值晶體管行為�，F在，在成熟市場(chǎng)上，這些已經(jīng)是常用的設計方法，其他的則留給博士們去研究。無(wú)生產(chǎn)線(xiàn)企業(yè)競相進(jìn)入可能空有承諾的IoT，所有這些選擇具有連續性——完全不同的尺寸，以及多種工藝，設計人員可以從中選擇他們的工作點(diǎn)。芯片設計人員的自由之處是能夠向系統設計人員提出自己的要求，他們所面臨的芯片規范與之前的大不相同，好在系統級還有機會(huì )。從長(cháng)遠看，近閾值和亞閾值方法仍然是IoT的主要方法。也是設計主流。 |
