|
工程師在倒裝芯片設計中經(jīng)常使用重新布線(xiàn)層(RDL)將I/O焊盤(pán)重新分配到凸點(diǎn)焊盤(pán)，整個(gè)過(guò)程不會(huì )改變I/O焊盤(pán)布局。然而，傳統布線(xiàn)能力可能不足以處理大規模的設計，因為在這些設計中重新布線(xiàn)層可能非常擁擠，特別是在使用不是最優(yōu)化的I/O凸點(diǎn)分配方法情況下。這種情況下即使采用人工布線(xiàn)，在一個(gè)層內也不可能完成所有布線(xiàn)。 隨著(zhù)對更多輸入/輸出(I/O)要求的提高，傳統線(xiàn)綁定封裝將不能有效支持上千的I/O。倒裝芯片裝配技術(shù)被廣泛用于代替線(xiàn)綁定技術(shù)，因為它不僅能減小芯片面積，而且支持多得多的I/O。倒裝芯片還能極大地減小電感，從而支持高速信號，并擁有更好的熱傳導性能。倒裝芯片球柵陣列(FCBGA)也被越來(lái)越多地用于高I/O數量的芯片。 圖1：倒裝芯片橫截面：信號線(xiàn)經(jīng)過(guò)包括重新布線(xiàn)層在內的三個(gè)面。 重新布線(xiàn)層(RDL)是倒裝芯片組件中芯片與封裝之間的接口界面(圖1)。重新布線(xiàn)層是一個(gè)額外的金屬層，由核心金屬頂部走線(xiàn)組成，用于將裸片的I/O焊盤(pán)向外綁定到諸如凸點(diǎn)焊盤(pán)等其它位置。凸點(diǎn)通常以柵格圖案布置，每個(gè)凸點(diǎn)都澆鑄有兩個(gè)焊盤(pán)(一個(gè)在頂部，一個(gè)在底部)，它們分別連接重新布線(xiàn)層和封裝基板。因此重新布線(xiàn)層被用作連接I/O焊盤(pán)和凸點(diǎn)焊盤(pán)的層。 圖2：自由分配(FA)和預分配(PA)是兩種焊盤(pán)分配方法。外圍I/O(PI/O)和區域I/O(AI/O)是兩種倒裝芯片結構。 倒裝芯片結構與焊盤(pán)分配 以往研究已經(jīng)明確了兩種倒裝芯片結構和兩種焊盤(pán)分配方法，如圖2所示。自由分配(FA)和預分配(PA)是兩種焊盤(pán)分配方法，而外圍I/O(PI/O)和區域I/O(AI/O)是兩種倒裝芯片結構。 兩種焊盤(pán)分配方法的區別在于凸點(diǎn)焊盤(pán)和I/O焊盤(pán)之間的映射是否定義為輸入。自由分配的問(wèn)題是，每個(gè)I/O焊盤(pán)都可以自由分配到任意凸點(diǎn)焊盤(pán)，因此分配與布線(xiàn)需要一起考慮。而對預分配來(lái)說(shuō)，每個(gè)I/O焊盤(pán)必須連接指定的凸點(diǎn)焊盤(pán)，因此需要解決復雜的交叉連接問(wèn)題。預分配問(wèn)題的解決比自動(dòng)分配要難，但對設計師來(lái)說(shuō)則更加方便。 兩種倒裝芯片結構分別代表不同的I/O布局圖案。AI/O和PI/O的挑戰分別在于將I/O放在中心區域和將I/O放在裸片外圍。目前PI/O更加流行，因為它簡(jiǎn)單，設計成本低，雖然AI/O理論上可以提供更好的性能。 圖3給出了一個(gè)PI/O例子。外圍一圈綠色矩形代表I/O焊盤(pán)。紅色和黃色圓圈代表電源和地凸點(diǎn)，而藍色圓圈代表信號凸點(diǎn)。位于裸片中央的那些電源/地凸點(diǎn)被分類(lèi)為網(wǎng)狀類(lèi)型，信號凸點(diǎn)被分類(lèi)為柵格類(lèi)型。 圖3：重新布線(xiàn)層頂視圖，圖中顯示了柵格圖案的凸點(diǎn)焊盤(pán)和外圍的I/O焊盤(pán)。 上述所有工作都集中在單層布線(xiàn)。它們將布線(xiàn)限制在一個(gè)金屬層，每個(gè)網(wǎng)絡(luò )都必須在這個(gè)層完成布線(xiàn)。一般的目標是盡可能地減少走線(xiàn)長(cháng)度。優(yōu)化算法需要在布通率為100%的前提下完成。這種方法被證明可以很好地解決每種重新布線(xiàn)層的布線(xiàn)問(wèn)題，前提是存在單層解決方案。 實(shí)用的重新布線(xiàn)層布線(xiàn)方案 重新布線(xiàn)層布線(xiàn)和凸點(diǎn)分配都是額外的實(shí)現任務(wù)，它們有助于設計從線(xiàn)綁定過(guò)渡到倒裝芯片。凸點(diǎn)分配的意思是將每個(gè)凸點(diǎn)分配到指定的I/O焊盤(pán)。由于對大多數設計來(lái)說(shuō)I/O焊盤(pán)位于裸片外圍，因此飛線(xiàn)和信號走線(xiàn)看起來(lái)像是從芯片中心到四周邊界的網(wǎng)狀圖案。 圖3顯示的是一個(gè)使用兩層重新布線(xiàn)層的真實(shí)比例設計例子。金屬層10(M10)和金屬層9(M9)完成所有信號網(wǎng)絡(luò )布線(xiàn)，并分別實(shí)現電源/地(PG)網(wǎng)格和電源布線(xiàn)。通常有數量眾多的信號網(wǎng)絡(luò )需要布線(xiàn)。凸點(diǎn)焊盤(pán)的占用面積比較大，在布線(xiàn)階段常被認為是影響布線(xiàn)的障礙。 圖4：擁擠的重新布線(xiàn)層的布線(xiàn)解決方案。 圖4(a)顯示了一個(gè)擁擠的重新布線(xiàn)層例子，其中netA、netB……netF這6條網(wǎng)絡(luò )顯示為飛線(xiàn)。這種設計如此擁塞，以致于在單個(gè)層(如M10)上根本不可能達到100%的布通率。一種解決方案是增加重新布線(xiàn)層(如M10)的面積。這相當于增加裸片尺寸，如圖4(b)所示。另外一種解決方案是再增加一層重新布線(xiàn)層(如M11)，如圖4(c)所示。雖然從工程角度看具有實(shí)際可操作性，但從成本角度看兩種解決方案都是不可接受的。 替代性框架 一種更實(shí)用的選項是被稱(chēng)為偽單層布線(xiàn)的概念，它要占用已有金屬層(如M9)上的一小塊區域。如果所占用的區域用于非性能關(guān)鍵功能，這種方法就具有可操作性，并且極具成本效益。 在圖4(d)中，M9的一些區域(粉色區域)被用來(lái)完成布線(xiàn)。這里我們假設邊界線(xiàn)(打點(diǎn)的灰線(xiàn))和裸片邊界之間的區域用于輔助布線(xiàn)。偽單層布線(xiàn)方法規避了成本問(wèn)題，而且降低了擁擠布線(xiàn)的難度。雖然前述工作集中于單層布線(xiàn)，但偽單層布線(xiàn)在小塊區域內使用了兩層布線(xiàn)。 這種方法適用于重新布線(xiàn)層，因為M9通常用于連接電源地和I/O焊盤(pán)，而且最重要的M9功能是將電源平均分配到內核中的每個(gè)邏輯門(mén)。結果M9外圍區域的重要性就沒(méi)有中心區域高，使得信號網(wǎng)絡(luò )能夠與電源地網(wǎng)絡(luò )共享M9外圍區域。 圖5：分別位于第9層和第10層的第一和第二個(gè)重新布線(xiàn)層。電源地網(wǎng)放置在M_inner^L9�？刹季�(xiàn)的區域是M_outer^L10 ∪ M_inner^L10 ∪ M_outer^L9。 重新布線(xiàn)層布線(xiàn)的問(wèn)題表現在連接凸點(diǎn)焊盤(pán)Bi和輸入/輸出焊盤(pán)Oi之間的網(wǎng)絡(luò )Ni。第一和第二個(gè)重新布線(xiàn)層分別是M9和M10，見(jiàn)圖5。我們根據邊界線(xiàn)將這個(gè)區域命名為內部/外部區域。整個(gè)重新布線(xiàn)層被劃分為4個(gè)區：M_inner^L9、M_outer^L9、M_inner^L10和M_outer^L10。 術(shù)語(yǔ)定義 ● 可布線(xiàn)區(偽單層)：M_outer^L10 ∪ M_inner^L10 ∪ M_outer^L9 ● 外部區：M_outer^L10 ∪ M_outer^L9 ● 內部區：M_inner^L9 ∪ M_inner^L10 偽單層重新布線(xiàn)層的布線(xiàn)問(wèn)題是在可布線(xiàn)區內完成網(wǎng)絡(luò )Ni的Bi和Oi的實(shí)際連線(xiàn)，并最大限度地減小內部區的面積。這也意味著(zhù)邊界線(xiàn)不是固定的。解決方案就是要確定邊界線(xiàn)的位置。 我們的偽單層布線(xiàn)算法共有4步：第一步是區域性層分配、可移動(dòng)的引腳分配和版圖抽取。第二步是完成從一個(gè)凸點(diǎn)焊盤(pán)到一個(gè)引腳的網(wǎng)絡(luò )布線(xiàn)。第三步是確定使用哪根線(xiàn)。第四步是完成從I/O焊盤(pán)到引腳的布線(xiàn)。圖6顯示了完成可移動(dòng)引腳分配流程的簡(jiǎn)單例子。第一步最重要。好的可移動(dòng)引腳分配能最大限度地減少重新布線(xiàn)層走線(xiàn)。 圖6：這個(gè)簡(jiǎn)單例子解釋了布線(xiàn)流程：(a)區域性層分配，可移動(dòng)引腳的分配以及版圖抽取。步驟(b)和(d)描述了使用哪根線(xiàn)以及使用通道布線(xiàn)完成從I/O焊盤(pán)到引腳的布線(xiàn)。(e)展示了重新映射進(jìn)原始版圖的布線(xiàn)結果。 圖7：可移動(dòng)引腳分配的兩個(gè)版本  a)從單邊排序的可移動(dòng)引腳分配。(b)使用凸點(diǎn)引腳選擇算法的可移動(dòng)引腳分配。凸點(diǎn)引腳選擇算法可以實(shí)現更少走線(xiàn)的布線(xiàn)結果。圖7顯示了兩種可移動(dòng)引腳分配方法。第一個(gè)版本從同一邊完成每排凸點(diǎn)的可移動(dòng)引腳分配，因此引腳順序和凸點(diǎn)順序是相同的。這種方法可以快速完成可移動(dòng)引腳分配，但缺點(diǎn)是順序被凸點(diǎn)排固定了。如果凸點(diǎn)順序不理想，就會(huì )產(chǎn)生大量的走線(xiàn)。 第二個(gè)也是推薦的方法是引腳選擇算法，如圖8所示。第一步產(chǎn)生所有可能的可移動(dòng)引腳順序，并在沒(méi)有任何交叉網(wǎng)絡(luò )的情況下完成從凸點(diǎn)到引腳的布線(xiàn)。第二步是按照最少交叉數量的原則從第一步選擇可移動(dòng)引腳順序。凸點(diǎn)選擇算法確保凸點(diǎn)到引腳連接沒(méi)有任何交叉，引腳到焊盤(pán)的交叉數量最少。在使用凸點(diǎn)選擇算法后，再由通道布線(xiàn)算法完成從引腳到I/O焊盤(pán)的布線(xiàn)，并確定走線(xiàn)數量，分配走線(xiàn)資源。最后將布線(xiàn)結果重新映射到原始版圖，完成偽單層的重新布線(xiàn)層布線(xiàn)。 圖8：凸點(diǎn)選擇算法。(a)產(chǎn)生可移動(dòng)的引腳順序。(b)選擇可盡量減少可移動(dòng)引腳和I/O焊盤(pán)間交叉連接的引腳順序。 驗證有效性 上述框架結構已經(jīng)在一個(gè)大規模的商業(yè)項目中實(shí)現。首先，芯片被分為4個(gè)區：W、N、E和S。每個(gè)區包含100個(gè)以上的信號凸點(diǎn)。針對每個(gè)區，我們的布線(xiàn)器可以在不到5秒的時(shí)間內產(chǎn)生結果并完成命令腳本的下載。通過(guò)在Encounter Digital Implementation (EDI)中提交這些腳本就完成了物理布線(xiàn)。這個(gè)結果也可以用任何引腳至引腳布線(xiàn)器實(shí)現，因為所有引腳位置都分配好了。設計規則檢查(DRC)判斷所有結果都是好的。布線(xiàn)結果見(jiàn)圖6和圖7，同時(shí)總結在表I中，其中fcroute是在所定義的EDI中的倒裝芯片布線(xiàn)器，p2proute是點(diǎn)到點(diǎn)布線(xiàn)器。由于沒(méi)有簽署披露協(xié)議，因此只顯示了部分結果。 表I：布線(xiàn)結果小結。 本文小結 本文介紹了在偽單層上完成重新布線(xiàn)層布線(xiàn)的一種方法，這種方法可以用于太過(guò)擁塞以至于人工布線(xiàn)都無(wú)法實(shí)現單層解決方案的場(chǎng)合。偽單層布線(xiàn)方法提供了替代增加額外金屬層或增加裸片尺寸的可行方法。成功的關(guān)鍵是區域性層分配、可移動(dòng)的引腳分配和版圖抽取。這些技術(shù)將重新布線(xiàn)層的布線(xiàn)問(wèn)題轉變成為典型的通道布線(xiàn)問(wèn)題。利用這種方法可以做到百分之百的布通率，并且最大限度地減小了兩層布線(xiàn)的面積。 參考文獻 [1] H.-C. Lee, Y.-W. Chang, P.-W. Lee, “Recent research development in flip-chip routing,” IEEE/ACM計算機輔助設計國際會(huì )議期刊, 第404-410頁(yè), 2010年。 [2] J.-W. Fang ，Y.-W. Chang, “Area-I/O flip-chip routing for chip-package co-design,” IEEE/ACM 計算機輔助設計國際會(huì )議期刊, 第518-521頁(yè), 2008年。 作者簡(jiǎn)介 國立交通大學(xué)Tu-Hsiung Tsai，Hung-Ming Chen，創(chuàng )意電子股份有限公司Hung-Chun Li，Shi-Hao Chen： Tu-Hsiung Tsai于2006年獲得位于臺灣新竹的國立交通大學(xué)頒發(fā)的電子工程專(zhuān)業(yè)學(xué)士學(xué)位，現正在攻讀電子工程系博士學(xué)位。他的研究興趣包括數字電路布局、物理設計方法以及系統設計的協(xié)同設計流程。 Hung-Ming Chen于1993年獲得位于臺灣新竹的國立交通大學(xué)頒發(fā)的計算機科學(xué)與信息工程專(zhuān)業(yè)學(xué)士學(xué)位，并分別于1998年和2003年獲得德州大學(xué)計算機科學(xué)專(zhuān)業(yè)的碩士和博士學(xué)位。他目前是國立交通大學(xué)電子工程系助理教授。陳博士還是ACM/IEEE ASP-DAC、IEEE SOCC、VLSI-DAT和ACM ISPD的技術(shù)程序委員會(huì )成員。他的研究興趣包括數字和模擬電路的物理設計自動(dòng)化、裸片外集成(片外EDA)和3D IC設計技術(shù)。 Hung-Chun Li曾在Cadence Design公司IC數字設計部門(mén)做過(guò)研發(fā)架構師，并曾是博通公司網(wǎng)絡(luò )交換事業(yè)部、臺積電設計服務(wù)事業(yè)部和ISSI公司非易失性存儲器事業(yè)部的技術(shù)負責人。他目前是位于臺灣新竹的創(chuàng )意電子(GUC)公司設計服務(wù)事業(yè)部總監，正領(lǐng)導創(chuàng )意電子公司設計流程研發(fā)團隊開(kāi)發(fā)先進(jìn)技術(shù)節點(diǎn)(40nm/28nm)下的IC設計方法。 Shi-Hao Chen分別于1996年和1998年獲得位于臺灣中壢的中原大學(xué)電子工程系頒發(fā)的學(xué)士和碩士學(xué)位，并在2012年獲得位于臺灣新竹的國立清華大學(xué)計算機科學(xué)系博士學(xué)位。他目前是位于臺灣新竹的創(chuàng )意電子(GUC)公司副總監。他的研究興趣包括設計流程自動(dòng)化、物理設計和低功耗設計方法。 |
